Σ χεδίαση και Κ ατασκευή Γ εννήτριας Σ υχνοτήτων με...
-
Upload
bethany-king -
Category
Documents
-
view
37 -
download
11
description
Transcript of Σ χεδίαση και Κ ατασκευή Γ εννήτριας Σ υχνοτήτων με...
Σχεδίαση και Κατασκευή Γεννήτριας Συχνοτήτων με τη
Μέθοδο D.D.S
ΕΞΕΤΑΖΟΜΕΝΟΣ : ΛΑΜΠΡΟΠΟΥΛΟΣ ΜΑΝΘΟΣ
Α.Μ : 3990
ΕΠΙΒΛΕΠΩΝ ΚΑΘΗΓΗΤΗΣ : Κ. ΕΥΣΤΑΘΙΟΥ
Βασικά Χαρακτηριστικά της Γεννήτριας Εύρος Ζώνης Συχνοτήτων: 0 - 2 MHz Βήμα Συχνότητας : 1 Hz Πλάτος Σήματος : 0 - 10 V p-p Βήμα Πλάτους : 0,08 V DC - Offset Σήματος : (-10V) - (+10V) Βήμα Μεταβολής του DC-Offset : 0,08V
Επιπλέον Χαρακτηριστικά της Γεννήτριας
Δυνατότητα Δημιουργίας και Αποθήκευσης Τυχαίων Κυματομορφών
Δυνατότητα Δημιουργίας και Αποθήκευσης Μαθηματικών Κυματομορφών
Δυνατότητα Διαμόρφωσης P.M, F.M, A.M. Δυνατότητα Σάρωσης ενός Εύρους
Συχνοτήτων (Frequency Sweeping)
Η Θεωρία της Ψηφιακής Η Θεωρία της Ψηφιακής Σύνθεσης ΣυχνοτήτωνΣύνθεσης Συχνοτήτων
DDirect irect DDigital igital FFrequency requency SSynthesisynthesis
Δειγματοληψία Δειγματοληψία 19 Τιμών ενός 19 Τιμών ενός ΗμιτόνουΗμιτόνου
Αναπαραγωγή Αναπαραγωγή του Αρχικού του Αρχικού Σήματος με Σήματος με Διπλάσια Διπλάσια ΣυχνότηταΣυχνότητα
Το Block Διάγραμμα Λειτουργίας της D.D.S
N-bit
ACCUMULATOR
(R)
Frequency Word
(K) ADDDER
clk
output
)K)Mod(2(RR N
Παράδειγμα Λειτουργίας του Accumulator
16
0
Tout
Tclk
3
6
9 8
12
2
15
18 16
5
11
14
17
1
4
7
10
13
0
N=4, K=3
16*Tclk
Βασικές ΣχέσειςΒασικές Σχέσεις
Nclk
step 2
ff
clkNf
2
Kfout
Ολοκληρωμένη Δομή της D.D.S
ADDDER R
K
clk
Sine Generator [LOOK UP
TABLE]
DAC
LPF
N N
N
P W
K=2
Υλοποίηση τηςΥλοποίηση της D.D.S D.D.S στο στο Board Board του Συστήματοςτου Συστήματος
Δομή του Hardware στο Σύστημα
Addr_Bus
RAM
D/Ac
D/Ac DB
FPGA
Amplitude
LPF
DC - Offset
Data_Bus
Cntrl
OUT
A/Dc
INPUT
LP
T
cntrl
cntrl
z
S&H (Amplitude)
S&H (DC-Offset) cntrl
Η Μονάδα Διεπαφής του Η Μονάδα Διεπαφής του ΣυστήματοςΣυστήματος - PC_Interface - PC_Interface
WAIT
DSAS
D0D1D2D3D4D5D6
D7
WR
AS
WR
D0D1D2D3D4D5D6
D7
AS
IN/CLK1
IN2
IN3
IN4
IN5
IN6
IN7
IN8
IN9
IN10
IN11
IN13IO 14IO15IO 16
IO 17IO 18IO 19IO
20IO 21IO 22IO 23
UPRL1
EP22V10
A02
A13
A24
A35
A46
A57
A68
A79
B0 18
B117
B2 16
B315
B4 14
B5 13
B6 12
B7 11
E19
DIR1
UPRL2
74HC245
Wait
S0S1
S2S3
CD0CD1CD2CD3
STATUS
D0D1D2D3D4D5D6D7
DCLKDPgr0
nCONFIG
WRD0D1D2D3D6D7
DSAS
DPgr0DCLK
nCONFIG
CONFIG_DONEnSTATUS
DSDS
12345678
161514131211109
SWPRL1
SW-DIP8GND
S0S1S2S3
CD0CD1CD2CD3
CD0CD1CD2CD3S0S1
S3S2
RPRL1
R_PACK
VCC
R11K
R21K
VCC VCC
CRDSCRDS
C1100nF
C2100nF
VCC VCC
VCC
4C5C6C7C8C9C
10C11C12C13C14C15C16C17C18C19C20C21C22C23C24C25C26C27C28C29C30C31C32C
1C2C3C
1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19A20A21A22A23A24A25A26A27A28A29A30A31A32A
J1
EURO
D0D1D2D3D4D5
D7
ASDSWR
D0D1D2D3D4D5
D7GNDGND
D6 D6
WRWAIT
8V15V-8V-15V -15V
-8V15V8V
GNDGND
Το Τμήμα Υλοποίησης της Το Τμήμα Υλοποίησης της ΕφαρμογήςΕφαρμογής
AMPL
AMPL_OUT
WR27
RD22
CE20
A141
A1326
A122
A1123
A1021
A924
A825
A73
A64
A55
A46
A37
A28
A19
A010
D011
D112
D213
D315
D416
D517
D618
D719
ICDA1
62256
RAM-RDRAM-WR
LE_DAC2LE_DAC2
DB_DA0
LE X012
X113
Y02
Y11
Z05
Z13
INH6
A11
B10
C9
VEE7
X14
Y15
Z4
UDA2
4053
amplitude
final_freq
DB0
LE_DAC2
amplitude
H_freq
DB1DB2DB3DB4DB5DB6DB7
fin_freqfin_freq
DB0
LE_DAC2
amplitude
H_freq
DB1DB2DB3DB4DB5DB6DB7
final_freqoffset
H_freq
analoganalog
final_freqoffset
H_freq
DB_DA1DB_DA2DB_DA3DB_DA4DB_DA5DB_DA6DB_DA7
DB0DB1DB2DB3DB4DB5DB6DB7
AB0AB0AB1AB2AB3AB4AB5AB6AB7
DB0
AB8AB9AB10AB11AB12AB13
DB1DB2DB3DB4DB5DB6DB7
AB1AB2AB3AB4AB5AB6AB7AB8AB9
AB11AB10
AB12AB13AB14
ampl_IN
ampl_out
offset
DB0DB1DB2DB3DB4DB5DB6DB7
AB14
CBP1CAP
CBP2CAP
CBP3CAP
VCC VCC VCC
VEE
RAM-RDRAM-WR
DB_DA0
LE
offsetDB_DA1DB_DA2
DB_DA7DB_DA6DB_DA5DB_DA4DB_DA3
DA_SWICHINH
ampl_IN
DC_amplDC_ampl
DB_DA0
LE
offsetDB_DA1DB_DA2
DB_DA7DB_DA6DB_DA5DB_DA4DB_DA3
DA_SWICHINH
ampl_IN
DA_SWITCHINH
Παραγωγή των ΤάσεωνΠαραγωγή των Τάσεων DC- DC-Offset Offset και και AmplitudeAmplitude
DB_DA0
LE
Vcc
20
Iout111
lsbDI07
Iout212
DI16
DI25
Rfb9
DI34
DI416
Vref8
DI515
DI614
msbDI713
ILE19
WR218
CS1
WR12
Xfer17
UOFAM1DAC0832
VCC
VCC
VDD
3
21
84
UOFAM2A
TL082
5
67
UOFAM2B
TL082
ROFAM1
R
ROFAM2
2R
ROFAM3
2R
VSS
VDD
offset
DB_DA1DB_DA2
DB_DA7DB_DA6DB_DA5DB_DA4DB_DA3
CBP5CAP
CBP6CAP
VDD VCC
CBP11CAP
VSS
CBP12CAP
VDD
DA_SWICH
INH
offsetoffs_D/Aampl_D/A
ampl_IN
S&HS&H
offsetoffs_D/Aampl_D/A
ampl_IN
X012
X113
Y02
Y11
Z05
Z13
INH6
A11
B10
C9
VEE7
X14
Y15
Z4
UDA1
4053
VEE
offs_D/Aampl_D/Aoffs_ampl
ampl_IN
Τα Κυκλώματα Αποθήκευσης Τα Κυκλώματα Αποθήκευσης των των DC-Offset DC-Offset και και AmplitudeAmplitude
3
21
84
US&H1A
TL084CS&H1CAPACITOR
VDD
5
67
US&H1B
TL084CS&H2CAPACITOR
VSS
offset
ampl_IN
offsetoffs_D/A
ampl_D/Aampl_IN
RS&H1
3K
RS&H23K
VCC
CS&H315n
RS&H3500Ù
offs_D/A
ampl_D/A
Κύκλωμα Αναπαραγωγής των Κύκλωμα Αναπαραγωγής των Ψηφιακών Τιμών τηςΨηφιακών Τιμών της RAM RAM
LE_DAC2
amplitude
RFRQ4
Rfb
VDD
VSS
CFRQ1
2,2uF
CFRQ5
0,1uF
CFRQ6
0,1uF
CFRQ2
2,2uF
3
26
74
5
18
UFRQ1
AD843JN
VCC
RFRQ6
Rset
CFRQ90,1uF
VCC
CFRQ10
0,1uF
RFRQ5Rfb
CFRQ11
Copt
H_freq
DB0DB1DB2DB3DB4DB5DB6DB7
DB08
DB17
DB26
DB35
DB44
DB53
DB62
DB71
CLK28
IOUTB21
IOUTA22
COMP223
DCOM26
DVDD27
FS ADJ18
REF IO17
SL
EE
P1
5
RE
FL
O1
6
CO
MP
11
9
AV
DD
24
AC
OM
20
UFRQ3
DA_AD9708
amplitude
CFRQ15CAP
CBP7CAP
VCC
Η Αναλογική Μονάδα στην Η Αναλογική Μονάδα στην Εξοδο του ΣυστήματοςΕξοδο του Συστήματος
final_freq
RFRQ1
R
RFRQ2
2R
CFRQ3
2,2uF
CFRQ4
2,2uF
CFRQ7
0,1uF
CFRQ8
0,1uF
VDD
VSS
3
26
74
5
18
UFRQ2
AD843JN
CFRQ12
CAP
offsetRFRQ3
R
H_freq RFRQ7
50Ù
CFRQ13CAP
CFRQ14
CAP
RFRQ8
RES
offset
AmplitudeRFRQX
Rx
Το Κύκλωμα Δειγματοληψίας Το Κύκλωμα Δειγματοληψίας Εξωτερικών ΣημάτωνΕξωτερικών Σημάτων - A/Dc - A/Dc
Vcc
RE
F2
0
Vin(-)7
lsbDB018
DB117
Vin(+)6
DB216
DB315
DB414
A-GND8
DB513
DB612
msbDB711
Vref/29
INTR5
CLK-R19
CS1
RD2
CLK-IN4
WR3
UAD1ADC0804
RAD1
10K
RAD210K
VCC
CAD1CAP
ANALOG_IN
RAD42,2K
RAD52,2K
DB_AD0DB_AD1DB_AD2DB_AD3DB_AD4DB_AD5DB_AD6DB_AD7
START_AD
RAD3
10K
CAD250pF
DB_AD0DB_AD1DB_AD2DB_AD3DB_AD4DB_AD5DB_AD6DB_AD7
RD_ADRD_AD
START_AD
Δομή του Ψηφιακού ΣχεδιασμούΔομή του Ψηφιακού Σχεδιασμού
Οργάνωση της δομής τουΟργάνωση της δομής του FPGA FPGA
Σχεδιασμός του Σχεδιασμός του 24-bit Adder24-bit Adder
Υλοποίηση του 6-Υλοποίηση του 6-bitbit Ripple Carry Ripple Carry AdderAdder
Αποτελέσματα Χρονικής Αποτελέσματα Χρονικής ΕξομοίωσηςΕξομοίωσης
24-bit Adder με Pipeline 4-βαθμίδων
Μέγιστη Επιτρεπτή Συχνότητα Ρολογιού
42,01 MHz
24-bit Ripple Carry Adder
Μέγιστη Επιτρεπτή Συχνότητα Ρολογιού
14,94 MHz
Διαμόρφωση Διαμόρφωση A.MA.M του του Επιθυμητού ΣήματοςΕπιθυμητού Σήματος
D/Ac &
SampleHold
D/Ac
Amplitude Amplitude Value
DC-Offset Value
External Sampled Value
Control Unit
A/Dc
External Sampled Value
REG1
REG2
REG3
DC-Offset
FPGA
External Signal
ΔιαμόρφωσηΔιαμόρφωση F.M F.M του του Επιθυμητού ΣήματοςΕπιθυμητού Σήματος
ADDDER R
K1
clk K2
output
fclk2
K2)(K1fout
N
ΣΎΧΝΟΤΗΤΑ ΕΞΟΔΟΥ
ΔιαμόρφωσηΔιαμόρφωση P.M P.M του του Επιθυμητού ΣήματοςΕπιθυμητού Σήματος
ADDDER R
K1
clk K2
Look up Table
fclk2
K1f
NOUT ΣΎΧΝΟΤΗΤΑ ΕΞΟΔΟΥ
ΦΑΣΗ ΣΤΗΝ ΕΞΟΔΟ TOY ACCUMULATOR K2RφOUT
Δυνατότητα Σάρωσης Δυνατότητα Σάρωσης ΣυχνοτήτωνΣυχνοτήτων
ADDDER R
K1
clk1
N-bit COUNTER
N
-bit
CO
MP
AR
ATO
R
N-bit
K2
clk2 enable
ΑΡΧΙΚΗ ΤΙΜΗ ΣΑΡΩΣΗΣ K1
ΤΕΛΙΚΗ ΤΙΜΗ ΣΑΡΩΣΗΣ K2
Το Το User InterfaceUser Interface της Γεννήτριας της Γεννήτριας D.D.SD.D.S
Η Κύρια Οθόνη Ελέγχου του Η Κύρια Οθόνη Ελέγχου του ΠρογράμματοςΠρογράμματος
Το Monitor Παρατήρησης Κυματομορφών
Δυνατότητα Παρατήρησης Τυχαίων Κυματομορφών
Δυνατότητα Φόρτωσης Custom Κυματομορφών
Δυνατότητα Δημιουργίας Δυνατότητα Δημιουργίας ΤυχαίωνΤυχαίων Κυματομορφών Κυματομορφών
Δημιουργία Κυματομορφών σεΔημιουργία Κυματομορφών σε Script ModeScript Mode
Μετρήσεις - ΑποτελέσματαΜετρήσεις - Αποτελέσματα
Μετρήσεις στον ΠαλμογράφοΜετρήσεις στον Παλμογράφο
ΗΜΙΤΟΝΙΚΟ ΣΗΜΑ
Συχνότητα = 6,667 kHz
Πλάτος = 8 V
DC-Offset = 1,2 V
ΤΡΙΓΩΝΙΚΟ ΣΗΜΑ
Συχνότητα = 6,667 kHz
Πλάτος = 8 V
DC-Offset = 1,2 V
SYMMETRY< 50 %
Μετρήσεις στον ΠαλμογράφοΜετρήσεις στον ΠαλμογράφοΤΕΤΡΑΓΩΝΙΚΟΣ ΠΑΛΜΟΣ
Συχνότητα = 6,667 kHz
Πλάτος = 8 V
DC-Offset = 1,2 V
SYMMETRY<50 %
ΤΥΧΑΙΑ ΚΥΜΑΤΟΜΟΡΦΗ
Μετρήσεις στον ΠαλμογράφοΜετρήσεις στον Παλμογράφο
Η ΣΥΝΑΡΤΗΣΗ
f(x)=cos(2*π*x*20)* cos(2*π*x)
Η ΣΥΝΑΡΤΗΣΗ
f(x)=sin(20*π*x)/(10*π-5)
Ανάλυση Φάσματος της Ανάλυση Φάσματος της Ψηφιακής Γεννήτριας - Ψηφιακής Γεννήτριας - D.D.SD.D.S
Ημιτονικό Σήμα f = 1 kHz
SPAN = 10 Hz
ΕΠΙΠΕΔΟ ΣΗΜΑΤΟΣ
-15 dB
ΕΠΙΠΕΔΟ ΘΟΡΥΒΟΥ
-100 dB
Ανάλυση Φάσματος Αναλογικής Ανάλυση Φάσματος Αναλογικής ΓεννήτριαςΓεννήτριας
Ημιτονικό Σήμα f = 1 kHz
SPAN = 10 Hz
ΕΠΙΠΕΔΟ ΣΗΜΑΤΟΣ
-15 dB
ΕΠΙΠΕΔΟ ΘΟΡΥΒΟΥ
-80 dB
Ανάλυση Φάσματος της Ανάλυση Φάσματος της Ψηφιακής Γεννήτριας - Ψηφιακής Γεννήτριας - D.D.SD.D.S
Ημιτονικό Σήμα f = 1 kHz
FULL SPAN
ΠΑΡΑΜΟΡΦΩΣΗ ΣΗΜΑΤΟΣ
0,104 %
Ανάλυση Φάσματος Αναλογικής Ανάλυση Φάσματος Αναλογικής ΓεννήτριαςΓεννήτριας
Ημιτονικό Σήμα f = 1 kHz
FULL SPAN
ΠΑΡΑΜΟΡΦΩΣΗ ΣΗΜΑΤΟΣ
1,452 %
Ανάλυση Φάσματος της Ανάλυση Φάσματος της Ψηφιακής Γεννήτριας - Ψηφιακής Γεννήτριας - D.D.SD.D.S
Ημιτονικό Σήμα f = 10 kHz
SPAN = 10 Hz
ΕΠΙΠΕΔΟ ΣΗΜΑΤΟΣ
-15 dB
ΕΠΙΠΕΔΟ ΘΟΡΥΒΟΥ
-100 dB
Ανάλυση Φάσματος Αναλογικής Ανάλυση Φάσματος Αναλογικής ΓεννήτριαςΓεννήτριας
Ημιτονικό Σήμα f = 10 kHz
SPAN = 10 Hz
ΕΠΙΠΕΔΟ ΣΗΜΑΤΟΣ
-20 dB
ΕΠΙΠΕΔΟ ΘΟΡΥΒΟΥ
-70 dB
Ανάλυση Φάσματος της Ανάλυση Φάσματος της Ψηφιακής Γεννήτριας - Ψηφιακής Γεννήτριας - D.D.SD.D.S
Ημιτονικό Σήμα f = 10 kHz
FULL SPAN
ΠΑΡΑΜΟΡΦΩΣΗ ΣΗΜΑΤΟΣ
0,079 %
Ανάλυση Φάσματος Αναλογικής Ανάλυση Φάσματος Αναλογικής ΓεννήτριαςΓεννήτριας
Ημιτονικό Σήμα f = 10 kHz
FULL SPAN
ΠΑΡΑΜΟΡΦΩΣΗ ΣΗΜΑΤΟΣ
1,979 %
Ανάλυση Φάσματος του Σήματος: Ανάλυση Φάσματος του Σήματος: f(x) = sin(20*f(x) = sin(20*ππ*x)*x)
Ανάλυση Φάσματος του Σήματος: Ανάλυση Φάσματος του Σήματος: f(x) = sin(2*f(x) = sin(2*ππ*x)*sin(2**x)*sin(2*ππ*x*20)*x*20)