NMOS και CMOS - apel.ee.upatras.gr”ιάλεξη 11... · Σε αντίθεση με τη...

Διάλεξη

11

Πολυσύνθετες

πύλες NMOS και

CMOS

Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου

Δομή

της

διάλεξηςΔομή

της

διάλεξης

ΕισαγωγήΗ σύνθετη λογική NMOSΗ σύνθετη λογική CMOSΗ πύλη μετάδοσης CMOSΑσκήσεις

2


ΕισαγωγήΕισαγωγή

3


πύλες

NMOS και

CMOS


Στη λογική MOS υπάρχει η δυνατότητα να συνδυάζονται άμεσα πύλες NAND καιNOR για την υλοποίηση πιο σύνθετων διατάξεων

Βασικό πλεονέκτημα σε σχέση με άλλους τύπους διπολικής λογικήςΗ δομή της βασικής λογικής πύλης CMOS:

Εκτός από τη βασική δομή (είναι στατική δομή) υπάρχουν και άλλες εξελιγμένεςMOS λογικές δομές (στατικές ή δυναμικές). Στη διάλεξη αυτή θα γίνει αναφοράστην Pass Transistor Logic που βασίζεται στην πύλη μετάδοσης

ΕισαγωγήΕισαγωγή

4


Η

σύνθετη

λογική

NMOSΗ

σύνθετη

λογική

NMOS

5


πύλες

NMOS και

CMOS


Η

σύνθετη

λογική

NMOSΗ

σύνθετη

λογική

NMOS

Μια σύνθετη λογική πύλη NMOS με φορτίο τύπου αραίωσης:

6

Σε

αντίθεση

με

τη

λογική

πύλη

CMOS, εδώ

δεν

υπάρχει

δικτύωμα

μεταγωγής

PMOS, αλλά

ένα

φορτίο

τύπου

αραίωσης


Η

σύνθετη

λογική

NMOSΗ

σύνθετη

λογική

NMOS

Η έξοδος Y θα είναι σε χαμηλήκατάσταση όποτε αναπτύσσεται αγώγιμηδιαδρομή διαμέσου του δικτυώματος τωντρανζίστορ μεταγωγήςΗ τάση εξόδου θα είναι χαμηλή ανοποιαδήποτε από τις ακόλουθεςδιαδρομές είναι αγώγιμη: Α ή BC (Β καιC) ή BD (B και D)Οπότε:

7

( )

Y A BC BD

Y A BC BD

Y A B C D

= + +

= + +

= + +


Η

σύνθετη

λογική

NMOSΗ

σύνθετη

λογική

NMOS

Αναστροφέας Αναφοράς:

Διαστασιολόγηση με βάση τη χείριστηπερίπτωση:

ΜΑ: πρέπει να είναι ικανό να διατηρεί μόνο τουτην VOL όταν είναι το μόνο στοιχείο που άγειW/L=2.06/1MB, MC, MD: στη χείριστη περίπτωση υπάρχουνδύο τρανζίστορ σε σειρά (MB σε σειρά είτε μεMC είτε με MD) W/L=4.12/1ΜL: μένει το ίδιο

8


Παράδειγμα

1Παράδειγμα

1

Συνάρτηση εξόδου:

Διαστασιολόγηση με δύο τρόπους1ος τρόπος:

Χείριστη διαδρομή = CDB, τρία τρανζίστορ σε σειράκάθε τρανζίστορ τριπλάσιο από αυτό του

αντιστροφέα αναφοράς W/L=6.18/1Διαδρομή ΑΒ: το άθροισμα των Ron να είναι ίσο μετην Ron του ΜS του αντιστροφέα αναφοράς:

(W/L)A=3.09/19

( )

Y AB CDB

Y AB CDB

Y A CD B

= +

= +

= +

,6.18 2.06

on on on on on on

A B S A

R R R R R RW W W WL L L L

+ = + =⎛ ⎞ ⎛ ⎞ ⎛ ⎞ ⎛ ⎞⎜ ⎟ ⎜ ⎟ ⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎝ ⎠ ⎝ ⎠ ⎝ ⎠



1 –

Εναλλακτική

σχεδίασηΠαράδειγμα

1 –

Εναλλακτική

σχεδίαση

2ος τρόπος:Δύο υποδικτυώματα σε σειρά: το τρανζίστορB σε σειρά με τον παράλληλο συνδυασμό τωνA και CD

(W/L)Β=2(2.06/1)=4.12/1(W/L)Α+CD=2(2.06/1)=4.12/1

Επομένως:(W/L)Α=4.12/1(W/L)C=8.24/1(W/L)D=8.24/1

10


Αν η μοναδιαία διάσταση αντιστοιχεί με το ελάχιστο χαρακτηριστικό μέγεθος FΕπιφάνεια 1ης σχεδίασης: 21.6F2

Επιφάνεια 2ης σχεδίασης: 24.7F2 14% περισσότερη επιφάνεια!!


1 –

Σύγκριση

σχεδιάσεωνΠαράδειγμα

1 –

Σύγκριση

σχεδιάσεων

11


Ιδιαίτερη

ΠερίπτωσηΙδιαίτερη

Περίπτωση

Υπάρχουν 4 αγώγιμες διαδρομές: ΑΒ ή CDB ή CE ήADE

Δεν διασπάται σε κλάδους σε σειρά και παράλληλαΔιαστασιολόγηση με προσέγγιση χείριστης περίπτωσης

CDB: 3 τρανζίστορ σε σειρά W/L=3(2.06/1)=6.18/1ADE: ομοίωςΈλεγχος ΑΒ και CE: (W/L)ΑΒ= (W/L)CE =3.09/1>2.06/1

VOL<0.25=VOL_refinv

Κατεύθυνση ρεύματος στο D ανάλογα με την ενεργήδιαδρομή

Τρανζίστορ MOS: συμμετρικό στοιχείοΓια NMOS: απαγωγός είναι ο ακροδέκτης με τη μεγαλύτερητάση και πηγή αυτός με τη μικρότερη

12

Y AB CDB CE ADE

Y AB CDB CE ADE

= + + +

= + + +


Η

σύνθετη

λογική

CMOSΗ

σύνθετη

λογική

CMOS

13


πύλες

NMOS και

CMOS


Σχεδίαση

σύνθετης

πύλης

CMOSΣχεδίαση

σύνθετης

πύλης

CMOS

Λογική συνάρτηση:

Δίνεται το δικτύωμα NMOSΖητείται το δικτύωμα PMOSΤοπολογίαΔιαστασιολόγηση

14

Y A BC BD

Y A BC BD

= + +

= + +


Εύρεση

του

δικτυώματος

PMOS –

1ος

τρόποςΕύρεση

του


PMOS –

1ος

τρόπος

Γραφικός τρόποςΚάθε κόμβος στο δικτύωμα NMOS αντιστοιχεί σε ένα κόμβο του γραφήματοςΠεριλαμβάνονται: κόμβος 0 για τη γείωση, κόμβος 2 για την έξοδοΚάθε NMOS αντιπροσωπεύεται από ένα τόξο

15


Εύρεση

του


PMOS –

1ος


του


PMOS –

1ος

τρόπος

Τοποθέτηση νέου κόμβου μέσα σε κάθε κλειστή διαδρομή (κόμβοι 4 και 5)Συν δύο εξωτερικοί κόμβοι: ένας για την έξοδο, ένας για VDD (κόμβοι 2 και 3)Για κάθε NMOS τόξο, προσθέτουμε ένα PMOS τόξο (μαύρο χρώμα). Κάθε PMOS τόξο τέμνει έναNMOS τόξο (και αντιστοιχεί στην ίδια μεταβλητή εισόδου με το NMOS) και συνδέει το ζεύγοςκόμβων που χωρίζονται από το τόξο NMOSΑποτέλεσμα: ελάχιστο δικτύωμα PMOS με μόνο ένα τρανζίστορ PMOS ανά λογική είσοδο

16


Εύρεση

του


PMOS –

1ος


του


PMOS –

1ος

τρόπος

17


Εύρεση

του


PMOS –

1ος


του


PMOS –

1ος

τρόπος

Για κάθε τόξο στο γράφημα PMOSπροσθέτουμε ένα τρανζίστορ στοδικτύωμα μεταγωγής PMOS

18


Εύρεση

του


PMOS –

1ος


του


PMOS –

1ος

τρόπος

Αν οι κόμβοι 2 και 3 στο γράφημαPMOS αλλάξουν θέση, λαμβάνουμετη διπλανή εναλλακτική υλοποίηση

19


Διαστασιολόγηση

PMOS

δικτυώματοςΔιαστασιολόγηση

PMOS


NMOSNMOS worst case: δύο MOS σε σειρά, άρα Β, C και D διπλάσια από τον αντιστροφέα αναφοράςΤο Α: ίδιο με αυτό του αντιστροφέα αναφοράς

PMOSPMOS worst case: τρία MOS σε σειρά, άρα Α, C και D τριπλάσια από τον αντιστροφέα αναφοράςΓια το B:

20

7.5,15 5 11 1

on on on

B

B

R R R WW LL

⎛ ⎞+ = =⎜ ⎟⎛ ⎞ ⎛ ⎞ ⎛ ⎞ ⎝ ⎠⎜ ⎟ ⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎝ ⎠ ⎝ ⎠


Διαστασιολόγηση

PMOS

δικτυώματοςΔιαστασιολόγηση

PMOS


Διαστασιολόγηση τηςεναλλακτικής υλοποίησης

21


Εύρεση

του


PMOS –

2ος


του


PMOS –

2ος

τρόπος

Το δικτύωμα PMOS προκύπτει από τοδικτύωμα NMOS με διαδοχική εφαρμογή τουκανόνα μετασχηματισμού σε σειρά / παράλληλα

Το δικτύωμα NMOS έχει δύο παράλληλουςκλάδους: το Α και τα BCDΆρα το δικτύωμα PMOS έχει δύο δικτυώματα σεσειρά: Το Α σε σειρά με το δικτύωμα των BCDΣτο NMOS είναι B σε σειρά με τον παράλληλοσυνδυασμό των C και DΆρα στο PMOS: Β παράλληλα με τον εν σειράσυνδυασμό των C και D

Όταν υπάρχουν κλάδοι γεφύρωσης προκύπτουνπροβλήματα με αυτόν τον τρόπο

22



με

κλάδο

γεφύρωσηςΠαράδειγμα

με

κλάδο

γεφύρωσης

Λογική συνάρτηση:

Οι τοπολογίες NMOS καιPMOS σε αυτήν τηνπερίπτωση είναιπανομοιότυπες

23

Y AB CE CDB ADE= + + +



με

κλάδο

γεφύρωσηςΠαράδειγμα

με

κλάδο

γεφύρωσης

Η διαδρομή στη χειρότερη περίπτωση σε κάθε δίκτυοπεριλαμβάνει τρία στοιχεία σε σειρά, επομένως όλα τατρανζίστορ είναι τριπλάσιου μεγέθους από αυτά τουαντιστροφέα αναφοράς

24

Γράφημα

PMOS



Η πύλη μετάδοσης CMOSΗ πύλη μετάδοσης CMOS

25


πύλες

NMOS και

CMOS


Η πύλη μετάδοσης CMOSΗ πύλη μετάδοσης CMOS

Χρήση σε αναλογική και ψηφιακή σχεδίασηΛειτουργία:

Για A=0 και το NMOS και το PMOS είναι offανοιχτοκύκλωμα

Για Α=1 η είσοδος και η έξοδος συνδέονταιδιαμέσου του παράλληλου συνδυασμού τωνRon των δύο MOS

αμφικατευθυντική ωμική σύνδεσηΚυκλωματικό σύμβολο πύλης μετάδοσης στοσχήμα (c)

26


Η

Ron

της

πύλης

μετάδοσης

CMOS σε

αγωγήΗ

Ron

της

πύλης

μετάδοσης

CMOS σε

αγωγή

27

Η

Ron συμπεριλαμβανομένου

και

του

φαινόμενου

σώματος

(VTON

=0.75V, VTOP

=-0.75V, γ=0.5V0.5, 2φF

=0.6V, Kp

=10μΑ/V2, Kn

=25μΑ/V2

)

onp onnon EQ

onp onn

R RR R

R R= =

+

Η

Ron

μπορεί

να

ελαττωθεί

αυξάνοντας

τους

λόγους

W/L

των

τρανζίστορ


Pass Transistor Logic (PTL)Pass Transistor Logic (PTL)

Οι διακόπτες του Switch Network μπορούν να υλοποιηθούν είτε ως απλέςNMOS πύλες μετάδοσης (δηλαδή μόνο NMOS τρανζίστορ), είτε ως πύλεςμετάδοσης CMOS (NMOS και PMOS παράλληλα)Όχι στατική κατανάλωση ισχύος

28


AND πύληAND πύλη

29

B

B

A

F = AB

0


XOR πύληXOR πύλη

30

F AB BA= +


MultiplexerMultiplexer

31

1 2F In S In S= ⋅ + ⋅


Master-Slave D Flip-FlopMaster-Slave D Flip-Flop

Χρήση CMOS πυλών μετάδοσης για υλοποίηση Master-Slave D Flip-Flop

32


ΑσκήσειςΑσκήσεις

33


πύλες

NMOS και

CMOS


Άσκηση

1 –

Εκφώνηση

(προς

λύση)Άσκηση

1 –

Εκφώνηση

(προς

λύση)

34

Στο παρακάτω σχήμα παρουσιάζεται μια νέα σχεδίαση λογικής πύλης. Ναβρείτε τις VOL και VOH για τη σχεδίαση αυτή. (Βοήθημα: Για την VOL, σημειώστε ότι τα ρεύματα απαγωγού των MN και MP πρέπει να είναι ίσα, τοένα στοιχείο θα λειτουργεί στην γραμμική περιοχή, ενώ το άλλο στην περιοχήκορεσμού.)


Άσκηση

2 –

Εκφώνηση

(προς


2 –

Εκφώνηση

(προς

λύση)

35

Ποια είναι η λογική συνάρτηση που υλοποιείται με τηνπύλη του διπλανού σχήματος;Ποιοι είναι λόγοι W/L για τα τρανζίστορ, με βάση τησχεδίαση του αντιστροφέα αναφοράς του παρακάτωσχήματος;


Άσκηση

3 – Εκφώνηση

(προς



(προς

λύση)

36

Ποια είναι η λογική συνάρτηση πουυλοποιείται με την πύλη του παρακάτωσχήματος;Ποιοι είναι οι λόγοι W/L για τα τρανζίστορ, ανη πύλη πρόκειται να καταναλώσει τριπλάσιαισχύ από τον αντιστροφέα αναφοράς τηςάσκησης 2;


Άσκηση

4 –

Εκφώνηση

(προς


4 –

Εκφώνηση

(προς

λύση)

Να σχεδιάσετε μια πύλη με φόρτο τύπου αραίωσης που ναυλοποιεί τη λογική συνάρτηση

με

βάση

τη

σχεδίαση

του

αντιστροφέα

αναφοράς

της

άσκησης

2.

37

( )Y A B C D E⎡ ⎤= + +⎣ ⎦


Άσκηση

5 – ΕκφώνησηΆσκηση


38

Ποιά είναι η λογική συνάρτηση πουυλοποιείται από την πύλη τουδιπλανού σχήματος; Να σχεδιάσετε το δικτύωμα transistorΝMOS. Να επιλέξετε τα μεγέθη τωνεξαρτημάτων και για τα transistorNMOS και για τα transistor PMOS, ώστε να πάρετε μία καθυστέρησηπαρόμοια με εκείνη ενός αντιστροφέαCMOS.

AB

CD

OUT

VDD

E

F


Άσκηση

5 –

ΛύσηΆσκηση

5 –

Λύση

39

Η συνάρτηση που υλοποιεί η πύλη είναι: Y=((A*B)+(C*D)+(E*F))Ο λόγος (W/L)N σε ένα αναστροφέα είναι 2. Συνεπώς στην συγκεκριμένη πύληπρέπει να είναι 2Χ2=4.Ο λόγος (W/L)P σε ένα αναστροφέα είναι 5. Συνεπώς στην συγκεκριμένη πύληπρέπει να είναι 5Χ3=15.


Άσκηση



40

Ποιοι είναι οι χρόνοι ανόδου καικαθόδου και η μέση καθυστέρησημετάδοσης στη χειρότερη περίπτωση, για την πύλη CMOS του διπλανούσχήματος, για μία χωρητικότηταφόρτου ίση με 1.25 pF;

2/1

4/1

4/1 4/1

15/1

15/1

15/1

7.5/1

ABCD

OUT

VDD


Άσκηση

6 – ΛύσηΆσκηση

6 – Λύση

41

Στην χειρότερη περίπτωση το ισοδύναμο (W/L)N είναι 2 και τοισοδύναμο (W/L)P είναι 5Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) έχουμε:

ns

nsns

053.82

053.8,053.8

PLHPHLP

PLH

PHL

=+

=

==

τττ

ττ


Άσκηση



42

Ποιά είναι η λογική συνάρτηση πουυλοποιείται από την πύλη του διπλανούσχήματος;Να σχεδιάσετε το δικτύωμα transistorPMOS. Να επιλέξετε τα μεγέθη τωνεξαρτημάτων και για τα transistor NMOS και για τα transistor PMOS, ώστε ναπάρετε μία καθυστέρηση παρόμοια μεεκείνη ενός αναστροφέα CMOS.

AB

CD

OUT

VDD

EF


Άσκηση


7 – Λύση

43

Η συνάρτηση που υλοποιεί η πύλη είναι: Y=NOT((A+B)*(C+D)*(E+F))Ο λόγος (W/L)N σε ένα αναστροφέα είναι 2. Συνεπώς στην συγκεκριμένη πύληπρέπει να είναι 2Χ3=6.Ο λόγος (W/L)P σε ένα αναστροφέα είναι 5. Συνεπώς στην συγκεκριμένη πύληπρέπει να είναι 5Χ2=10.


Άσκηση



44

Να σχεδιάσετε τη CMOS πύλη που υλοποιεί τη συνάρτηση

χρησιμοποιώντας τη γραφική μέθοδοX = (A+B)•(C+D)


Άσκηση


8 – Λύση

45

ABCD

C

A B

X = (A+B)•(C+D)

B

A

D

C

D

X VDD

X

GND

AB

C

PUN

PDN

D


Η

διάλεξη

έγινε

στο

πλαίσιο

του

προγράμματος

EΠΕΑΕΚ

II

από

το

μεταπτυχιακό

φοιτητή

Παπαμιχαήλ

Μιχαήλ

για

το

μάθημα

Ψηφιακά

Ολοκληρωμένα

Κυκλώματα

και

Συστήματα

Καθηγητής

Κωνσταντίνος

Ευσταθίου

©2008

Η

διάλεξη

έγινε

στο

πλαίσιο

του

προγράμματος

EΠΕΑΕΚ

II

από

το

μεταπτυχιακό

φοιτητή

Παπαμιχαήλ

Μιχαήλ

για

το

μάθημα

Ψηφιακά

Ολοκληρωμένα

Κυκλώματα

και

Συστήματα

Καθηγητής

Κωνσταντίνος

Ευσταθίου

©2008

46

Πανεπιστήμιο

Πατρών, Πολυτεχνική

Σχολή

Τμήμα

Ηλεκτρολόγων

Μηχανικών

& Τεχνολογίας

Υπολογιστών

Τομέας

Ηλεκτρονικής

& Υπολογιστών, Εργαστήριο

Ηλεκτρονικών

Εφαρμογών

NMOS και CMOS - apel.ee.upatras.gr”ιάλεξη 11... · Σε αντίθεση με τη...

Documents

Transcript of NMOS και CMOS - apel.ee.upatras.gr”ιάλεξη 11... · Σε αντίθεση με τη...