Kỹthuậtñiệntử -...

KKỹỹ thuthuậậtt ñiñiệệnn ttửử

LinhLinh kikiệệnn ñiñiệệnn ttửửthôngthông ddụụngng

LinhLinh kikiệệnn ththụụ ññộộngng

ðiðiệệnn trtrởở

Linh kiện có khả năng cản trở dòng ñiện Ký hiệu:

ðơn vị: Ohm (Ω).1kΩ = 103 Ω.1MΩ= 106 Ω.

Trở thường Biến trở

NNộội dungi dung

Chương 1: Diode

Chương 2: BJT

Chương 3: FET

Chương 4: Mạch khuyếch đại dùng Transistor

Chương 5: Opamp và ứng dụng

Chương 6: Hệ thống số và mã

Chương 7: Đại số Boole và các cổng logic

Chương 8: Tối thiểu hóa hàm Boole

Chương 9: Hệ tổ hợp

Chương 10: Hệ tuần tự đồng bộ

Chương 11: Bộ nhớ, PLD và FPGA

Chương 12: Các họ IC số và giao tiếp giữa chúng

ðiðiệệnn trtrởở TTụụ ñiñiệệnn

Linh kiện có khả năng tích tụ ñiện năng. Ký hiệu:

ðơn vị Fara (F) 1µF= 10-6 F. 1nF= 10-9 F. 1pF= 10-12 F.

TTụụ ñiñiệệnn CuCuộộnn ccảảmm

Linh kiện có khả năng tích lũy năng lượngtừ trường.

Ký hiệu:

ðơn vị: Henry (H)1mH=10-3H.

BiBiếếnn áápp

Linh kiện thay ñổi ñiện áp

Biến áp cách ly

Biến áp tự ngẫu

BiBiếếnn áápp

LinhLinh kikiệệnn ttííchch ccựựcc

DiodeDiode

Linh kiện ñược cấu thành từ2 lớp bán dẫn tiếp xúc côngnghệ Diod chỉnh lưu

Diode tách sóng

Diode ổn áp (diode Zener)

Diode biến dung (diode varicap hoặc varactor)

Diode hầm (diode Tunnel)

Transistor Transistor lưlưỡỡngng ccựựcc BJTBJT

BJT (Bipolar Junction Transistor)

Linh kiện ñược cấuthành từ 3 lớp bándẫn tiếp xúc liên tiếpnhau.

Hai loại: NPN PNP

LinhLinh kikiệệnn quangquangñiñiệệnn ttửử

LinhLinh kikiệệnn thuthu quangquang

Quang trở:

Quang diode

Quang transistor

LinhLinh kikiệệnn phpháátt quangquang

Diode phát quang(Led : Light Emitting Diode)

LED 7 ñọan

ChChấấtt bbáánn ddẫẫnn

Khái niệm Vật chất ñược chia thành 3 loại dựa trênñiện trở suất ρ:Chất dẫn ñiệnChất bán dẫnChất cách ñiện

Tính dẫn ñiện của vật chất có thể thay ñổitheo một số thông số của môi trường nhưnhiệt ñộ, ñộ ẩm, áp suất …


Dòng ñiện là dòng dịch chuyển của các hạtmang ñiện

Vật chất ñược cấu thành bởi các hạt mang ñiện: Hạt nhân (ñiện tích dương) ðiện tử (ñiện tích âm)

ρ↓ρ↓ρ↑T0↑

105÷1022Ωcm10-4÷104Ωcm10-6÷10-4Ωcmðiện trở suất ρ

Chất cách ñiệnChất bán dẫnChất dẫn ñiện


Gồm các lớp:K: 2; L:8; M: 8, 18; N: 8, 18, 32…

8218


Giãn ñồ năng lượng của vật chất Vùng hóa trị: Liên kết hóa trị giữa ñiện tử và hạt nhân.

Vùng tự do: ðiện tử liên kết yếu với hạt nhân, có thể di chuyển.

Vùng cấm: Là vùng trung gian, hàng rào năng lượng ñể chuyểnñiện tử từ vùng hóa trị sang vùng tự do

Chương 1: Chất bán dẫn và Diode

ChChấấtt bbáánn ddẫẫnn thuthuầầnn

Hai chất bán dẫn ñiển hình Ge: Germanium Si: Silicium

Là các chất thuộc nhóm IV trong bảng tuần hoànMendeleev.

Có 4 ñiện tử ở lớp ngoài cùng Các nguyên tử liên kết với nhau thành mạng tinhthể bằng các ñiện tử lớp ngoài cùng.

Số ñiện tử lớp ngoài cùng là 8 electron dùngchung

ChChấấtt bbáánn ddẫẫnn thuthuầầnn

Si Si Si

Si Si Si

Si Si Si

Cấu trúc tinh thể của Si

Gọi n: mật ñộ ñiện tử, p: mật ñộ lỗ trốngChất bán dẫn thuần: n=p.

ChChấấtt bbáánn ddẫẫnn ttạạpp

Chất bán dẫn tạp loại N: Pha thêm chất thuộc nhóm V trong bảng tuần hoàn Mendeleev

vao chất bán dẫn thuần, ví dụ Phospho vào Si. Nguyên tử tạp chất thừa 1 e lớp ngoài cùng liên kết yếu với hạt

nhân, dễ dàng bị ion hóa nhờ một năng lượng yếu n>p

Si Si Si

Si P Si

Si Si Si

ChChấấtt bbáánn ddẫẫnn ttạạpp

Chất bán dẫn tạp loại P: Pha thêm chất thuộc nhóm III trong bảng tuần hoàn Mendeleev

vao chất bán dẫn thuần, ví dụ Bo vào Si. Nguyên tử tạp chất thiếu 1 e lớp ngoài cùng nên xuất hiện một lỗ

trống liên kết yếu với hạt nhân, dễ dàng bị ion hóa nhờ một nănglượng yếu

p>n

Si Si Si

Si Bo Si

Si Si Si

DiodeDiode

CCấấuu ttạạoo

Cho hai lớp bán dẫn loại P và N tiếp xúccông nghệ với nhau, ta ñược một diode.

P N

ANODED1

DIODE

CATHODE

ChưaChưa phânphân ccựựcc chocho diodediode

Hiện tượng khuếch táncác e- từ N vào các lỗtrống trong P vùng rỗngkhoảng 100µm.

ðiện trường ngược từ N sang P tạo ra một hàngrào ñiện thế là Utx. Ge: Utx=Vγ~0.3V

Si: Utx=Vγ~0.6V

E

PhânPhân ccựựcc ngưngượợcc chocho diodediode

Âm nguồn thu hút hạt mangñiện tích dương (lỗ trống)

Dương nguồn thu hút các hạtmang ñiện tích âm (ñiện tử)

Vùng trống càng lớn hơn. Gần ñúng: Không có dòng

ñiện qua diode khi phân cựcngược.

Dòng ñiện này là dòng ñiệncủa các hạt thiểu số gọi làdòng trôi.

Giá trị dòng ñiện rất bé.

E

Nguồn 1 chiều tạo ñiện trườngE như hình vẽ.

ðiện trường này hút các ñiệntử từ âm nguồn qua P, qua N về dương nguồn sinh dòngñiện theo hướng ngược lại

Ing

-e

PhânPhân ccựựcc thuthuậậnn chocho diodediode

Âm nguồn thu hút hạt mangñiện tích dương (lỗ trống)

Dương nguồn thu hút các hạtmang ñiện tích âm (ñiện tử)

Vùng trống biến mất.

Dòng ñiện này là dòng ñiệncủa các hạt ña số gọi là dòngkhuếch tán.

Giá trị dòng ñiện lớn.

E

Nguồn 1 chiều tạo ñiện trườngE như hình vẽ.

ðiện trường này hút các ñiệntử từ âm nguồn qua P, qua N về dương nguồn sinh dòngñiện theo hướng ngược lại

Ith-e

DòngDòng ñiñiệệnn qua diodequa diode

Dòng của các hạt mang ñiện ña số là dòngkhuếch tán Id, có giá trị lớn. Id=IseqU/kT. Với

ðiện tích: q=1,6.10-19C. Hằng số Bolzmal: k=1,38.10-23J/K. Nhiệt ñộ tuyệt ñối: T (0K). ðiện áp trên diode: U. Dòng ñiện ngược bão hòa: IS chỉ phụ thuộc nồng ñộ tạp chất, cấu tạo các lớp bán dẫn mà không phụ thuộc U (xem nhưhằng số).


Dòng của các hạt mang ñiện thiểu số là dòngtrôi, dòng rò Ig, có giá trị bé.

Vậy: Gọi ñiện áp trên 2 cực của diode là U. Dòng ñiện tổng cộng qua diode là:

I=Id+Ig.

Khi chưa phân cực cho diode (I=0, U=0): ISeq0/kT+Ig=0. => Ig=-IS.


Khi phân cực cho diode (I,U≠0): I=Is(eqU/kT-1). (*)

Gọi UT=kT/q là thế nhiệt thì ở 3000K, ta cóUT~25.5mV. I=Is(eU/UT-1). (**)

(*) hay (**) gọi là phương trình ñặc tuyến củadiode.

ððặặc tuyc tuyếến tn tĩĩnh vnh vàà ccáác c tham stham sốố ccủủa diodea diode

ððặặcc tuytuyếếnn ttĩĩnhnh ccủủaa diodediode

Phương trình ñặctuyến Volt-Ampe củadiode: I=Is(eqU/kT-1)

ðoạn AB (A’B’): phân cực thuận, U gần như không ñổi khi I thay ñổi.

Ge: U~0.3VSi: U~0.6V.

ðoạn làm việc của diode chỉnh lưu

ðoạn CD (C’D’): phân cực ngược, U gần như không ñổi khi I thay ñổi.ðoạn làm việc của diode zener

CCáácc thamtham ssốố ccủủaa diodediode

ðiện trở một chiều: Ro=U/I. Rth~100-500Ω. Rng~10kΩ-3MΩ.

ðiện trở xoay chiều: rd=δU/δI. rdng>>rdth

Tần số giới hạn: fmax. Diode tần số cao, diode tần số thấp.

Dòng ñiện tối ña: IAcf Diode công suất cao, trung bình, thấp.

Hệ số chỉnh lưu: Kcl=Ith/Ing=Rng/Rth. Kcl càng lớn thì diode chỉnh lưu càng tốt.

Một số ứng dụng của Diode

SơSơ ññồồ khkhốốii

220V (rms)

ChChỉỉnhnh lưulưu bbáánn kkỳỳ

V0=0, vs<VD0.

V0=(vs-VD0)R/(R+rD).

ChChỉỉnhnh lưulưu totoàànn kkỳỳ ChChỉỉnhnh lưulưu ccầầuu

MMạạchch llọọcc ttụụ CC ỔỔnn áápp bbằằngng diode diode zenerzener

KKỹỹ thuthuậậtt điđiệệnn ttửửChươngChương 22 BJT BJT

NNộội dungi dung

Cấu tạo BJT

Phân cực cho BJT

Mạch khuếch đại dùng BJT

Phương pháp ghép các tầng khuếch đại

Mạch khuếch đại công suất

CCấấu tu tạạo BJTo BJT

BJT (Bipolar Junction Transistors)BJT (Bipolar Junction Transistors)

Cho 3 lớp bán dẫn tiếp xúc công nghệ liên tiếpnhau.

Các cực E: Emitter, B: Base, C: Collector.

Điện áp giữa các cực dùng để điều khiển dòngđiện.

HaiHai loloạạii BJTBJT

NPNNPN PNPPNP

nn pp nnE

B

C pp nn ppE

B

C

Cấu tạo Cấu tạo

B

C

E

Ký hiệu

B

C

E

Ký hiệu

NguyênNguyên lýlý hohoạạtt đđộộngng

Xét BJT NPN

N P N

RE RC

EE EC

E=EE+EC

EE EC

IC

IB

IE

E C

B

NguyênNguyên lýlý hohoạạtt đđộộngng

Từ hình vẽ: IE = IB + IC

Định nghĩa hệ số truyền đạt dòng điện: α = IC /IE.

ĐỊnh nghĩa hệ số khuếch đại dòng điện: β = IC / IB.

Như vậy, β = IC / (IE –IC) = α /(1- α); α = β/ (β+1).

Do đó, IC = α IE; IB = (1-α) IE; β ≈ 100 với các BJT công suất nhỏ.

ChiChiềềuu dòngdòng, , áápp ccủủaa ccáácc BJTBJT

BB

CCEE

IIEE IICC

IIBB

--

++

VVBEBE VVBCBC

++

--

++-- VVCECE

BB

CCEE

IIEE IICC

IIBB--

++

VVEBEB VVCBCB

++

--

++ --VVECEC

npnnpn

IIEE = I= IBB + I+ ICC

VVCECE = = --VVBCBC + V+ VBEBE

pnppnp

IIEE = I= IBB + I+ ICC

VVECEC = V= VEBEB -- VVCBCB

VVíí ddụụ

Cho BJT như hình vẽ. Với IB = 50 µ A , IC = 1 mA Tìm: IE , β và α

Giải: IE = IB + IC = 0.05 mA + 1 mA = 1.05 mA β = IC / IB = 1 mA / 0.05 mA = 20 α = IC / IE = 1 mA / 1.05 mA = 0.95238 α còn có thể tính theo β. α = β = 20 = 0.95238 β + 1 21

++__

++__

IICC

IIEE

IIBB

EE

BB

CC

VVCBCB

VVBEBE

ĐĐặặcc tuytuyếếnn ttĩĩnhnh ccủủaa BJTBJT

Giữ giá trị IB không đổi, thay đổi EC, xác định IC, ta có:

IC=f(UCE)

IB=const

V

mA

µA

ECEB

RB

RCQUCEIB

IC

UUCECE

IICC

VVùùngng ttííchchccựựcc

IIBB

VVùùngng bãobão hòahòa

VVùùngng ccắắtt IIBB = 0= 0

Phân cPhân cựực cho BJTc cho BJT

PhânPhân ccựựcc chocho BJTBJT

Cung cấp điện áp một chiều cho các cực của BJT.

Xác định chế độ họat động tĩnh của BJT. Chú ý khi phân cực cho chế độ khuếch đại:

Tiếp xúc B-E được phân cực thuận. Tiếp xúc B-C được phân cực ngược.

Vì tiếp xúc B-E như một diode, nên để phân cực cho BJT, yêu cầu VBE≥Vγ. Đối với BJT Ge: Vγ~0.3V Đối với BJT Si: Vγ~0.6V

ĐưĐườờng tng tảải ti tĩĩnh vnh vàà đi điểểm lm lààm m viviệệc tc tĩĩnh cnh củủa BJTa BJT Đường tải tĩnh được vẽ

trên đặc tuyến tĩnh của BJT. Quan hệ: IC=f(UCE).

Điểm làm việc tĩnh nằm trên đường tải tĩnh ứng với khi không có tín hiệu vào (xác định chế độphân cực cho BJT).

Điểm làm việc tĩnh nằm càng gần trung tâm KL càng ổn định.

L

K

IB=0

IB=max

PhânPhân ccựựcc bbằằngng dòngdòng ccốố đđịịnhnh

Xét phân cực cho BJT NPN

Áp dụng KLV cho vòng I: IB=(VB-UBE)/RB.

Áp dụng KLV cho vòng II: UCE=VCC-ICRC.

I

Q

RC

RB

VB

VCC

IB

Q

RC

RB

VCC

IB

UBE

UBE

I

I

II

II

II

II

Phân cPhân cựực bc bằằng dòng cng dòng cốố đ địịnhnh

Xác định điểm làm việc tĩnh: Phương trình tải tĩnh:

VCC=ICRC+UCE. Là phương trình đường thẳng.

UCE=0, IC=VCC/RC. IC=0, UCE=VCC.

Điểm làm việc tĩnh: Giao điểm giữa đường tải tĩnh với đặc tuyến BJT của dòng IB phân cực.

Ic(mA)

VCC

VCC/RC

UCE(V)

IBA

UCEA

ICAA(UCEA, ICA)

Đường tải tĩnh

Điểm làm việc tĩnh


Tính ổn định nhiệt Khi nhiệt độ tăng, IC tăng, điểm làm việc di chuyển từ A sang A’. BJT dẫn càng mạnh, nhiệt độ trong BJT càng tăng, càng làm IC tăng lên nữa.

Nếu không tản nhiệt ra môi trường, điểm làm việc có thểsang A’’ và tiếp tục.

Vị trí điểm làm việc thay đổi, tín hiệu ra bị méo.

Trường hợp xấu nhất có thểlàm hỏng BJT.

AA’

A’’

UCEAUCE

IC

ICA

ICA’

ICA’’


Ví dụ Cho mạch như hình vẽ, với VBB=5V, RBB=107.5kΩ, β=100, RCC=1kΩ, Vγ=0.6V, VCC=10V.

Tìm IB, IC, VCE và công suất tiêu tán của BJT.

Xác định điểm làm việc tĩnh của BJT.


Tìm IB, IC, VCE và công suất tiêu tán của BJT. Để BJT họat động ở chế độ khuếch đại, chọn UBE=Vγ

Áp dụng KLV cho nhánh B-E IB=(VBB-UBE)/RBB~40µA. IC= βIB=4mA

Áp dụng KLV cho nhánh C-E: UCE=VCC-ICRC=6V

Công suất tiêu tán BJT: P=UCE.IC=24mW.


Xác định điểm làm việc tĩnh:Phương trình tải tĩnh:

VCC=ICRCC+UCE. Là phương trình đường thẳng. UCE=0, IC=VCC/RCC=10mA. IC=0, UCE=VCC=10V.

Điểm làm việc tĩnh: Giao điểm giữa đường tải tĩnh với đặc tuyến BJT của dòng IB phân cực (40µ).

Điểm làm việc nằm gần giữa đường tải tĩnh, mạch tương đối ổn định.

Ic(mA)

UCE(V)10

10

A(6V,4mA)

6

40µA

4

Phân cPhân cựực bc bằằng đing điệện n ááp hp hồồi tii tiếếpp

Áp dụng KLV cho vòng I: IB=(UCE-UBE)/RB.

Áp dụng KLI cho nút C: I=IB+IC=IE.

Áp dụng KLV cho vòng II: UCE=VCC-IRC.

I

UCE



VCC=IRC+UCE=ICRC/α+UCE

Là phương trình đường thẳng.

UCE=0, IC= α VCC/RC. IC=0, UCE=VCC.



Tính ổn định nhiệt Khi nhiệt độ tăng, IC tăng

từ ICA sang ICA’, điểm làm việc di chuyển từ A sang A’.

UCE giảm xuống UCEA’. Mà IB=(UCE-UBE)/RB. Nên IB

và UBE giảm, dẫn đến ICgiảm trở lại.

Điểm làm việc từ A’ lại trởvề A.

Mạch ổn định nhiệt.


Hồi tiếp: Lấy 1 phần tín hiệu ngõ ra, đưa ngược về ngõ vào.

Hồi tiếp dương: tín hiệu đưa về cùng pha với ngõ vào. ứng dụng trong mạch dao động.

Hồi tiếp âm: tín hiệu đưa về ngược pha với ngõ vào. dùng để ổn định mạch. giảm hệ số khuếch đại.


Mạch hồi tiếp âm điện áp bằng cách lấy điện áp UCE đưa vềphân cực UBE cho BJT.

Mạch ổn định nhiệt nhưng hệsố khuếch đại giảm.

Khắc phục: Tách RB thành 2 điện trở và nối

với tụ C xuống masse. Tụ C gọi là tụ thoát tín hiệu xoay

chiều. Tín hiệu đưa về thoát xuống

masse theo tụ C mà không được đưa về cực B của BJT

Q

RCRB1

VCC

RB2

C

Phân cPhân cựực tc tựự đ độộngng

Áp dụng định lý nguồn tương đương Thevenin để đơn giản. Ngắn mạch điểm B:

Inm=VCC/RB1.

Hở mạch điểm B: Uhm=VCC/(RB1+RB2) = VB.

Rng=Uhm/Inm Rng=RB1RB2/(RB1+RB2)=RB1//RB2=RB.


Ta có mạch tương đương như sau

Với

Áp dụng KLV cho nhánh B-E VB – IB.RB -UBE – IE.RE = 0.

Mà: IE = IB + IC = IB + βIB= (1+ β)IB Suy ra: IB=(VB-UBE)/(RB+(1+ β)RE)

Q

RC

RB

VCC

REVB

IB

ICIEUBE

21

21

21

2 .,

.

BB

BBngB

BB

BCChmB

RR

RRRR

RR

RVUV

+==

+==


Áp dụng KLV cho nhánh C-E: VCC=ICRC+UCE+IERE

Với IE= IC/

Thay vào, ta được: VCC=(RC+ RE/α)IC+UCE.

Với: α =β/(1+ β)

Q

RC

RB

VCC

REVB

IBUBE



VCC=IC(RC+RE/α)+UCE. Là phương trình đường thẳng.

UCE=0, IC= αVCC/(αRC+RE). IC=0, UCE=VCC.



Tính ổn định nhiệt Khi nhiệt độ tăng, IC tăng từ ICA

sang ICA’, điểm làm việc di chuyển từ A sang A’. IC tăng làm IE tăng

Mà VB= IB.RB +VBE + IE.RE. Nên IB và VBE giảm, dẫn đến IC giảm trở lại.

Điểm làm việc từ A’ lại trở về A.

Mạch ổn định nhiệt.


Mạch ổn định nhiệt bằng hồi tiếp âm dòng điện emitter qua RE.

RE gọi là điện trở ổn định nhiệt. RE càng lớn thì mạch càng ổn

định. Là mạch được dùng nhiều nhất. Tuy nhiên, hồi tiếp âm làm giảm

hệ số khuếch đại. Khắc phục:

Mắc CE//RE. CE: tụ thoát tín hiệu xoay chiều.

Q

RCRB1

VCC

RB2CERE

α

MMạạch khuch khuếếch đch đạại i ddùùng BJTng BJT

CCáác cc cáách mch mắắc mc mạạch BJTch BJT

E-C (Emitter Common). Vào B ra C, E chung vào và ra

B-C (Base Common). Vào E ra C, B chung vào và ra

C-C (Colector Common). Vào B ra E, C chung vào và ra

vào

ra

C

B

E

vào

ra

E

B

C

Mô hMô hìình tnh tíín hin hiệệu nhu nhỏỏ ccủủa BJTa BJT

Mô hình Π: BJT được thay bằng mạch tương đương sau

Dùng trong sơ đồ E-C và C-C

VVTT: Th: Thếế nhinhiệệt, t, VVTT~25.5mV ~25.5mV ởở 30030000KK rπ=βVT/IC

Mô hMô hìình tnh tíín hin hiệệu nhu nhỏỏ ccủủa BJTa BJT

Mô hình T: BJT được thay bằng mạch tương đương sau

Dùng trong sơ đồ B-C

VVTT: Th: Thếế nhinhiệệt, t, VVTT~25.5mV ~25.5mV ởở 30030000KK

Quy tQuy tắắc vc vẽẽ sơ đ sơ đồồ tương đương t tương đương tíín n hihiệệu xoay chiu xoay chiềềuu

Đối với tín hiệu xoay chiều: Tụ điện xem như nối tắt.

Nguồn một chiều xem như nối tắt.

R2C2

E

ACR1

C1R4

R3

R2C2

E

ACR1

C1R4

R3

R2AC

R1 R4

R3

MMạạch khuch khuếếch đch đạại Ei E--CC

Sơ đồ mạch Tác dụng linh kiện:

RB1, RB2: Phân cực cho BJT Q.

RC: Tải cực C. RE: Ổn định nhiệt. Rt: Điện trở tải. en, Rn: Nguồn tín hiệu và

điện trở trong của nguồn. C1, C2: Tụ liên lạc, ngăn

thành phần 1 chiều, cho tín hiệu xoay chiều đi qua.

CE: Tụ thoát xoay chiều, nâng cao hệ số khuếch đại toàn mạch.


Sơ đồ tương đương

RB=R1//R2

en

Rn

RB

rBE=rRtRC

t

v

rv Rr

B

E

C

Rv

O


Điện trở vào: Gọi Rv: điện trở vào toàn mạch, rv: điện trở vào BJT. Ta có:

rv=uBE/iB=rπ=βVT/IC. Rv=RB//rv

Nhận xét: rv~Rv

Điện trở ra: Gọi Rr là điện trở ra của mạch khi mạch không nối với Rt.

Ta có: Rr=RC


Hệ số khuếch đại dòng điện:Gọi KI là hệ số khuếch đại dòng điện:

Ta có:

Vt

vtCI

v

vBvvBvvv

t

tCBttCBttr

rR

RRRK

R

riiriRiu

R

RRiiRRiRiu

.

).//(

...

//.//.

β

ββ

−=

=⇒==

−=⇒−==

Với rv~Rv và RC>>Rt thì

KI~-β

v

tI

i

i

dòngvào

dòngraK ==


Hệ số khuếch đại điện áp:Gọi KU là hệ số khuếch đại điện áp:

Ta có:

nv

tI

nvv

ttU

nvv

nv

nv

ttr

RR

RK

RRi

RiK

RRienRR

ei

Riu

+=

+=

+=⇒+

=

=

.)(

)(

n

rU

e

u

ápvào

ápraK ==


Hệ số khuếch đại công suất: KP=KU.KI.

Pha của tín hiệu: KI<0 nên tín hiệu ngõ ra ngược pha tín hiệu ngõ vào.

RB1

RB2

RC

RE

QC1

en

Rn

C2

Rt

CE

VCC


Nhận xét:Mạch khuếch đại E-C có biên độ Ki, KU>1 nên vừa khuếch đại dòng điện, vừa khuếch đại điện áp.

Mạch khuếch đại E-C với KI, KU có dấu âm nên tín hiệu ngõ ra ngược pha với tín hiệu ngõ vào.

Điện trở vào và điện trở ra của mạch E-C cógiá trị trung bình trong các sơ đồ khuếch đại.

MMạạch khuch khuếếch đch đạại Bi B--CC


RE: Phân cực cho BJT Q.

RC: Tải cực C. Rt: Điện trở tải. en, Rn: Nguồn tín hiệu và điện trở trong của nguồn.

C1, C2: Tụ liên lạc, ngăn thành phần 1 chiều, cho tín hiệu xoay chiều đi qua.

RE RC

Q

C1

en

Rn

C2

Rt

-VC+VE



en

Rn

RE

re

RtRC

t

v

ur

uv

rv Rr

B

E C

Rv

O



rv=uEB/iE=re=VT/IE. Rv=RE//rv

Nhận xét: rv rất nhỏ Điện trở ra:

Gọi Rr là điện trở ra của mạch khi mạch không nối với Rt.

Ta có: Rr=RC



Ta có:

Vt

vtCI

v

vEvvEvvv

t

tCEttCEttr

rR

RRRK

R

riiriRiu

R

RRiiRRiRiu

.

).//(

...

//.//.

α

αα

=

=⇒==

=⇒==

Với rv~Rv và RC>>Rt thì

KI~α, không khuếch đại dòng điện.

v

tI

i

i

dòngvào

dòngraK ==



Ta có:

nv

tI

nvv

ttU

nvv

nv

nv

ttr

RR

RK

RRi

RiK

RRienRR

ei

Riu

+=

+=

+=⇒+

=

=

.)(

)(

n

rU

e

u

ápvào

ápraK ==

KI~1 nhưng Rt>>Rv, Rnnên KU>1 : mạch khuếch đại điện áp.



Pha của tín hiệu: KI>0 nên tín hiệu ngõ ra cùng pha tín hiệu ngõ vào.


Nhận xét:Mạch khuếch đại B-C có biên độ Ki<1, KU>1 nên mạch không khuếch đại dòng điện, chỉkhuếch đại điện áp.

Mạch khuếch đại B-C với KI, KU có dấu dương nên tín hiệu ngõ ra cùng pha với tín hiệu ngõ vào.

Điện trở vào của mạch B-C có giá trị nhỏ nhất trong các sơ đồ khuếch đại.

MMạạch khuch khuếếch đch đạại Ci C--CC


RB1, RB2: Phân cực cho BJT Q.

RC: Tải cực C. RE: Tải cực E. Rt: Điện trở tải. en, Rn: Nguồn tín hiệu và điện trở trong của nguồn.

C1, C2: Tụ liên lạc, ngăn thành phần 1 chiều, cho tín hiệu xoay chiều đi qua.

RB1

RB2

RC

RE

QC1

en

Rn C2

Rt

VCC



RB=R1//R2

ur

uv



rv=uBE/iB=[iBrπ+iE(RE//Rt)]/iB=rπ+(1+β)(RE//Rt) rv=βVT/IC+(1+β)(RE//Rt). Rv=RB//rv

Nhận xét: rv~(1+β)RE//Rt rất lớn

Điện trở ra: Gọi Rr là điện trở ra của mạch khi mạch không nối với Rt.

Ta có: Rr=RE



Ta có:

Vt

vtEI

v

vBvvBvvv

t

tEBttEEttr

rR

RRRK

R

riiriRiu

R

RRiiRRiRiu

.

).//)(1(

...

//.)1(//.

β

β

+=

=⇒==

+=⇒==

Với rv~Rv và RE>>Rt thì

KI~1+β

v

tI

i

i

dòngvào

dòngraK ==



Ta có:

nv

tI

nvv

ttU

nvv

nv

nv

ttr

RR

RK

RRi

RiK

RRienRR

ei

Riu

+=

+=

+=⇒+

=

=

.)(

)(

n

rU

e

u

ápvào

ápraK ==

KI~(1+β), Rv~rv~(1+β)RE//Rt>>Rn nên KU~1: không khuếch đại điện áp.



Pha của tín hiệu: KI>0 nên tín hiệu ngõ ra cùng pha tín hiệu ngõ vào.

RB1

RB2

RC

RE

QC1

en

Rn C2

Rt

VCC


Nhận xét:Mạch khuếch đại C-C có biên độ Ki>1, KU~1 nên chỉ khuếch đại dòng điện, không khuếch đại điện áp.

Mạch khuếch đại C-C với KI, KU có dấu dương nên tín hiệu ngõ ra cùng pha với tín hiệu ngõ vào.

Điện trở vào của mạch C-C có giá trị lớn nhất trong các sơ đồ khuếch đại. Mạch này dùng phối hợp trở kháng rất tốt.

Phương phPhương phááp ghp ghéép p ccáác tc tầầng khung khuếếch đch đạạii

GhGhéép tp tầầngng

Yêu cầu mạch khuếch đại từ tín hiệu rât nhỏ ở đầu vào thành tín hiệu rất lớn ở đầu ra. Không thể dùng 1 tầng khuếch đại mà phải dùng nhiều tầng.

Giải pháp: Ghép tầng

Hệ số khuếch đại bằng tích các hệ số khuếch đại các tầng

GhGhéép tp tầầng bng bằằng tng tụụ

Ưu: Đơn giản, cách ly thành phần 1 chiều giữa các tầng.

Nhược: Suy giảm thành phần tầng số thấp.

GhGhéép tp tầầng bng bằằng bing biếến n áápp

Ưu: Cho phép nguồn có điện áp thấp, dễ phối hợp trởkháng và thay đổi cực tính qua các cuộn dây.

Nhược: Đặc tuyến tần số không bằng phẳng trong dải tần, cồng kềnh, dễ hỏng.

GhGhéép tp tầầng trng trựực tic tiếếpp

Ưu: Giảm méo tần số thấp. Đáp tuyến tần số bằng phẳng.

Nhược: Phức tạp.MMạạch khuch khuếếch đch đạại i công sucông suấấtt

Yêu cYêu cầầuu

Đươc sử dụng khi yêu cầu ngõ ra có công suất lớn.

Các thông số yêu cầu cho mạch khuếch đại công suất: Công suất ra tải. Công suất tiêu thụ. Hệ số khuếch đại. Độ méo phi tuyến. Đặc tuyến tần số.

ChChếế đ độộ llààm vim việệc cc củủa BJTa BJT

Chế độ A: BJT làm việc với cả hai bán kỳ của tín hiệu vào.Ưu: Hệ số méo phi tuyến nhỏ. Nhược: Hiệu suất thấp. η<50%

Chế độ B: BJT chưa được phân cực, BJT làm việc với một bán kỳ của tín hiệu vào.

Ưu: Hiệu suất cao, η~78% . Nhược: Méo phi tuyến

ChChếế đ độộ llààm vim việệc cc củủa BJTa BJT ChChếế đ độộ llààm vim việệc cc củủa BJTa BJT

Chế độ AB: Là chế độ trung gian giữa chế độ A vfa chế độ B. BJT được phân cực yếu.

Chế độ C: BJT chỉ làm việc với 1 phần của 1 bán kỳ. Hiệu suất cao, η~100%. Dùng cho mạch tần số cao.

Chế độ D: BJT làm việc ở 1 trong hai trạng thái: ngưng dẫn hoặc dẫn bảo hòa.

Hiệu suất cao, η~100%. Áp dụng trong kỹ thuật xung, số.

KhuKhuếếch đch đạại công sui công suấất cht chếế đ độộ AA

Nhược: Yêu cầu điện trở tải phải lớn thì công suất ra mới lớn. Dùng cho mạch công suất nhỏ.

Khắc phục: Để phối hợp trở kháng, sử dụng biến áp.

KhuKhuếếch đch đạại công sui công suấất cht chếế đ độộ B cB cóóbibiếến n áápp Chế độ B: BJT Q1 và Q2 chưa được phân cực.

R: Đảm bảo chế độ làm việc cho Q1 và Q2. Mỗi bán kỳchỉ có 1 trong hai BJT dẫn.

T1: Biến áp đảo pha, cho 2 tín hiệu ra ngược pha nhau.

T2: Biến áp xuất.

RL: Tải loa.Q1

Q2

RRL

VCC

T2T1

KhuKhuếếch đch đạại công sui công suấất cht chếế đ độộ B cB cóóbibiếến n áápp

Nhược: Méo dạng tín hiệu (méo xuyên trục).

Khắc phục: Phân cực cho BJT. Họat động ở chế độ AB.

UrIB1

IB2

UBE1UBE2

Uv

t

t

Méo xuyên trục

KhuKhuếếch đch đạại công sui công suấất cht chếế đ độộ AB AB ccóó bibiếến n áápp Chế độ AB: Q1 và Q2 được phân cực yếu nhờ R1, R2.

T1: Biến áp đảo pha, cho 2 tín hiệu ra ngược pha nhau.

T2: Biến áp xuất.

RL: Tải loa.

Q1

Q2

R2RL

VCC

T2T1

R1

KhuKhuếếch đch đạại công sui công suấất cht chếế đ độộ AB AB ccóó bibiếến n áápp Q1, Q2 dẫn ngay với điện áp vào rất nhỏ nên hết méo

xuyên trục.

Nhược: Hiệu suất giảm.

Biến áp cồng kềnh

UrIB1

IB2

UBE1UBE2

Uv

t

KhuKhuếếch đch đạại công sui công suấất cht chếế đ độộ AB AB không bikhông biếến n áápp

Mạch đẩy kéo dùng BJT cùng loại

KhuKhuếếch đch đạại công sui công suấất cht chếế đ độộ AB AB không bikhông biếến n áápp

Mạch đẩy kéo dùng BJT khác loại

32

V

D

Vi

R

R

2

V

o

V+

+

V-

-

a

V

D

VN=V-

VD

a

IN=0

aVd

Vo Vp=V

+

Chöông : CÔ BAÛN VEÀ KHUEÁCH ÑAÏI THUAÄT TOAÙN

I) KHUEÁCH ÑAÏI THUAÄT TOAÙN LYÙ TÖÔÛNG : Ip=0 II) CAÙC CAÁU HÌNH KHUEÁCH ÑAÏI THUAÄT TOAÙN CÔ BAÛN : Khueách ñaïi khoâng ñaûo :

v-

V+

I I1 2< <

Vo

+

-

Vi

R2R1

=⇒=⇒∞=

==⇒∞= −+

)2(0

)1(

21 IIiZ

VVVA

di

iOL

I2 = 22

0

R

VV

R

VV io −=− −

(3) ; I1 = 11 R

V

R

V i=−

(4)

Töø 2 : 12 R

V

R

VV iio =−

(5) ⇒ )11

(122 RR

VR

Vi

o += (6)

Vi Vo

+

-

iVR

R)1(

1

2+

AOL = a = ∞ = d

o

V

V (1)⇒ Vd = V

+ - V- = 0

⇒ V+ = V- (2)

Zi = rd = ∞ = d

d

i

V (3) ⇒ id = iN =iP = 0 (4)

Zo = r0 = 0 (5)

5

VL

210

0

IIiZ

VVA

di

oL

=⇒=⇒∞=

==⇒∞= −+

(1)

(2)

)4()3(2121 R

V

R

V

R

VV

R

VV oioi −=⇒−

=− −−

⇒ io VR

RV )1(

1

2+= (7) ⇒1

21R

R

V

VA

i

o

vf +== (8)

L

V

V+

-

+

-

Vs R

Rs

Hay töø (8) cho R2=0 ta coù Avf=1; khi maïch KDTT khoâng lyù töôûng ta coù :

)

1

(1

1)1(

1

21

2

a

R

RR

RAvf

+

+

+= (9)

2. Boä khueách ñaïi ñaûo : I1 I2

V

V

-

M=R1//R

2

Vo

+

-

Vi

R

R1 R2

Avf+=

1

2

R

R

V

V

i

o −= (5) RM=R1//R2 (6) ñeå caân baèng moät chieàu

Khi boä KDTT khoâng lyù töôûng ta coù :

++

−=

a

R

RR

RAvf

1

21

1

1.1

2 (7)

3.Boä khueách ñaïi toång :

AoL= ⇒∞ V+=V- (1) Maët khaùc : V+=Vs (20 V-= VL (3)

Do ñoù Vs=VL 1==⇒s

Lvf

V

VA (4)

AoL= 0==⇒∞ −+ VV (1) Zi= fd IIIIi =++⇒=⇒∞ 3210 (2)

f

o

R

V

R

V

R

V

R

V−=++

3

3

2

2

1

1 (3)

++=−

3

3

2

2

1

1

R

V

R

V

R

VRV fo (4)

If

=R1//R2//R3//

RfM

I1

I2

I3

>

>

>

Rf

R

Vo

R2

R1

R3V3

V2

V1

+Neáu R1=R2=R3=3Rf töø 4 ta coù :

3

321 VVVVo

++=− (6) : Boä khueách ñaïi laáy trung bình

4. Khueách ñaïi vi sai (khueách ñaïi tröø) :

I4>

>

>

I1

I2

I3

Vo

V2

V1

R4

R3

R2

R1

++−=⇒

++−= −−

1

21

1

2

211

1

2

111

R

RVV

R

RV

RRV

R

V

R

Vo

o (5)

2

34

4

433

2

43

2 VRR

RV

R

V

R

V

R

V

R

V

R

VV

+=⇒+=⇒=

− +++++

(6)

Töø(1 thay 6 vaøo 5 ta ñöôïc :

2

21

1

43

4

1

1

2 . VRR

R

RR

RV

R

RVo

+++−= (7)

Neáu R1=R2=R3=R4 hoaëc R1=R2;R3=R4 ta coù Vo=V2-V1 (8)-> goïi laø maïch vi sai hay laø boä tröø.

)4(:)2(

)3(

)2(0

)1(

21

1

43

21

R

VV

R

VV

II

IIiZ

VVA

o

di

oL

−=

−

=

=→=→∞=

=⇒∞=

−−

−+

)4(0

)3()()0(

)2(0

)1(0

R

V

R

V

R

VVI

dt

tdVC

dt

VdC

dt

dVCI

IIiZ

VVA

ooo

c

iicc

Rcdi

oL

−=−

=−

=

=−

==

=⇒=→∞=

==→∞=

−

−+

)4(

)3()0(

)2(0

)1(0

R

VVV

R

VVI

dt

dVC

dt

VdC

dt

dVCI

IIidZi

VVA

i

i

i

R

oocC

cR

oL

=−=−

=

−=−

==

=⇒=→∞=

==→∞=

−−

−+

Boä khueách ñaïi tröø coù theå coù nhieàu ñaàu vaøo, phöông phaùp tìm Vo theo caùc ñieän aùp ñaàu vaøo töông töï nhö treân. 5.Boä vi phaân:

>IR

>

Ic

>idV

V+

-

CVi

Vo

R

(2) )6()(

)5()(

dt

tdVRCV

R

V

dt

tdViC i

oo −=⇒−=⇒

Neáu RC=1 ta coù : )7()(

dt

tdVV io −=

6.Boä tích phaân :

cR

-

+V

V di>

I>

I>

R

Vo

ViC

(2) ⇒−=⇒−=⇒ )6()5(RC

V

dt

dV

dt

dVC

R

V iooi tích phaân caû 2 veá ∫t

0

ta coù dtVRC

Vo i∫−=1

(7); Neáu RC=1 ∫−=⇒ dtVV io (8)

AoL= ⇒∞ V+=V-=0 (1) Zi= Rid Iii =⇒=⇒∞ 0 (2)

R

V

R

V

R

VVI oooR −=

−=

−=

− 0 (3)

2 RiVR

Vi io

oi −=⇒−−=⇒ )4( (5)

Hình 6_1 Boä bieán ñoåi I_V cô baûn

0==⇒∞= −+ VVAoL (1)

+=

=⇒=⇒∞=

)3(

)2(0

21 III

iiiZ

R

Ri

di

1,2 )4(11

R

V

R

VVIi Ri −=

−−==⇒

−

I. Boä bieán ñoåi töø doøng sang aùp :

i

i

R

V

V

-

+

i

d

>

Voi

R

V1

i

i

R

V

V

-

+

d

> >1

2

I I

I

R2

R1

Vo

i

R

⇒V1=-ii.R(5) Töø 3 : 2

1

1

11

R

VV

R

V

R

V o−+=− (6)

⇒

++=⇒++= 1)7(

1

22

1

2

1

1

11

2 R

R

R

RVV

R

V

R

V

R

V

R

Vo

o (8)

⇒Vo=-kRii (8) vôùi R

R

R

Rk 2

1

21 ++= (9)

Boä bieán ñoåi doøng sang aùp ñöôïc duøng laøm boä taùch soùng quang

Taûi

)3(2,1

)2(0

)1(

R

V

R

VIi

IiiZ

VVVA

io

odi

ioL

===⇒

=⇒=⇒∞=

==⇒∞=

−

−+

)4()3(V

1,2

)2(0

)1(0

i

oi

o

odi

oL

iR

Vi

R

V

iIiZ

VVA

=⇒=−−

→

=⇒=⇒∞=

==⇒∞= −+

)5)(11

(

)4(

)3(

)2(0

)1(

2121

21

21

243

RRV

R

V

R

Vi

iR

VV

R

VV

iII

IIIiZ

VVA

oio

ooi

o

di

oL

+−+=

=−

+−

=+

≈=⇒=→∞=

=⇒∞=

+

−+

−+

II. Boä bieán ñoåi aùp sang doøng:

V+

iV-d

I< <

io

+

-

Vi

Vo

R

taûi

iV

V

-

+

d

I i> o

>+

-

Vi

Vo

R

⊗Caùc boä bieán ñoåi taûi noái ñaát :

taûi VL

+

-

iV

V

-

+

d

I I

I

1

i

>

o

>3 4

2I>

R2

R4

R1

+

-

Vi

Vo

R3

Maët khaùc töø (2) : )7)(11

()6(43443 RR

VR

V

R

VV

R

V oo +=⇒−

=− −−−

Khueách ñaïi thuaät toaùn coù ñaëc tính truyeàn ñaït cuûa khueách ñaïi doøng :

L

o

io VR

Aii1

−=

Taûi

)7(43

4oV

RR

RV

+=⇒ − Thay vaøo (5) do V+=V- :

21

21

43

4

21 ..

.

RR

RR

RR

RV

R

V

R

Vi ooi

o

+

+−+=

Khi caùc ñieän trôû taïo thaønh maïch caàu : )9(4

2

3

1

R

R

R

R= ta coù ;

R

V

RR

R

R

R

V

R

V

R

Vi iooi

o =

+

+

−+=21

2

3

42

11

1

(10)

Nghóa laø maïch trôû thaønh nguoàn doøng coù ngoõ ra ñoäc laäp vôùi Vo

III. Khueách ñaïi doøng :

I1Vo>

I2>

oi

+

-

V

V

ii

R1R2

Ñeå io ñoäc laäp vôùi VL thì Ro ∞→

Khueách ñaïi doøng thaû noåi

)2(

)1(0

12 IiIiZ

VVA

oii

oL

+==⇒∞=

==⇒∞= −+

)4(

)3(

)2(0

)1(

1

2

s

L

s

Rs

L

Rss

di

LoL

R

V

R

Vi

ii

iiiiZ

VVVA

==

=

+=⇒=⇒∞=

==⇒∞=

−

−+

Moät maët : )4();3(1

1

2

2R

VI

R

V

R

VVIi o

c

ooi =−=

−==

−

)5(11

2

1

2

12

+=+=−=⇒R

Ri

R

RiiIIi i

i

io

Heä soá khueách ñaïi doøng ;

+==

1

21R

R

i

iA

i

o

i (6) (Khi Ro=∞ )

VL

Khueách ñaïi doøng taûi noái ñaát

taûi

s

VoA

>

> i2

id

> i1 >

iO

R2

R1

Rsi

2,3 : i2 = is- iRs = is - s

L

R

V(5)

Maët khaùc : VoA=V- - R2i2 = VL - R2(is -

s

L

R

V) (6)

Töø 3 : i1=io= )8()7( 1

1

LooA

LoA VRiVR

VV+=⇒

−

Töø 6,8 ta coù : VL-R2(is - s

L

R

V)= ioR1 +VL (9)

)10(1

2

1

2

o

LsL

S

soR

VAiV

RR

Ri

R

Ri +=+−=

Do khueách ñaïi thuaät toaùn lyù töôûng ta coù :

∞=∞= ioL ZA ,

==

==⇒

−+

−+

)2(

)1(

222

111

VVV

VVV

do ñoù :

)3(21

G

GR

VVI

−=

Vôùi )12(&)11(2

1

1

2sO R

R

RR

R

RA =−=

IV. Khueách ñaïi instrumentation(KÑIA) Laø boä khueách ñaïi coù caùc ñaëc ñieåm sau : Trôû khaùng vaøo raát lôùn (Zi ∞→ ) Trôû khaùng ra raát beù ( 0→oZ )

Ñoä lôïi chính xaùc oån ñònh, tieâu bieåucho caùc taàm töøù 1V/V ñeán 103 V/V

Tæ soá neùn ñoàng pha raát cao

1. KÑIA 3 opamp

+

-> >

>>

I

I

I

I

V

V+

-V

V+

-

1

2

1 2

1

2

''2

1

V

o

1

2V

V

V 1

2

o

OA1

OA2

OA3Vo

+

-

V1

+

-

V2

R2R1

R2R1

R3

RG

R3

Vo1-Vo2ø=(R3 + RG + R3). )4()( 21

GR

VV − )5)()(

21( 21

3201 VV

R

RVV

G

o −+=−⇒

)6(21 3

21

21

G

OoI

R

R

VV

VVA +=

−

−=⇒

Do : )7(333

−+ =⇒∞= VVAoL

=

=⇒⇒∞= =

)9(

)8(0

'

2

'

1

21

3II

IIiZ di

Vì OA1 laø khueách ñaïi khoâng ñaûo

neân )1()1( 1

4

33 V

R

RV +=

OA2 lyù töôûng neân

=⇒=⇒∞=

==⇒∞= −+

)3(0

)2(

212

2222

IIiZ

VVVA

dì

oL

TöøØ (8) : )11()10(2

3

1

3

1

21

2

3

1

31

R

V

R

V

R

RVV

R

VV

R

VV oo

Oo

−−−−

++−=⇒−

=−

Töø (9) : )13()12(2

3

1

3

1

2

2

3

1

32

R

V

R

V

R

V

R

V

R

VV oo

++++

+=⇒=−

)14(221

23 OV

RR

RV

+=+

Thay vaøo (11) ta coù :

)15)(( 12

1

2

21

212

12

21

1

2ooooo VV

R

R

RR

RRV

RR

RV

R

RV −=

++

+−=

)16(1

2

12 R

R

VV

VA

oo

o =−

=⇒ ΙΙ

1

23

1212

12

12

)21(..R

R

R

RAA

VV

V

VV

VV

VV

VA

Goo

oooo +==−−

−=

−= ΙΙΙ (17)

2. KD IA 2 OP-AMP

=R1=R2

OA2OA1

>I1 I2>

V3

+

-

V1

R4 R3 R2

+

-

V2

R1

Vo

Töø 3 : )5()4(2

2

1

2

1

3

22

12

1

23

R

V

R

V

R

V

R

V

R

VV

R

VV oo ++−=−

=− −−

2

1

21

4

3

1

2 )1()1( VR

RV

R

R

R

RVo +++−=⇒

)6)(

1

1

)(1( 1

2

1

4

3

2

1

2 V

R

R

R

R

VR

R

+

+−+=

)1(1 2

1

2

GR

R

R

RA ++=

vôùi Vo=A(V2-V1) (2)

Neáu 2

1

4

3 11R

R

R

R+=+ hay )7(

2

1

4

3

R

R

R

R= Ta coù :

( ) )8(1 12

1

2 VVR

RVo −

+=

Ñeå ñieàu chænh ñoä lôïi An theâm vaøo RG vaøo maïch treân :

OA2OA1

>I1 I2>

V3

R2 R1

RG

+

-

V1

R2

+

-

V2

R1

Vo

V. Khueách ñaïi caàu caûm bieán : Töø hình veõ ta coù :

V1 = REFVRR

R.)1(

)1(

1 σσ++

+ =

=

σ

σ

+++

++

11

112R

R

R

R

VVRR

R REFREF (1)

VREF

vo

V1

R

R1

R(1+σ)

R1

V2 sense

RG

Reference

V2 = REFVRR

R.

1 + (2)

Suy ra : V0 = A(V1 – V2) = A.VREF.

)1(111

1 σ

σ

+

+++R

R

R

R (3)

1

1

Chương 6: hệ thống số đếm – số nhị phânI. Các hệ thống số đếm:

1. Các khái niệm:

- cơ số (r - radix):

- trọng số (weight):

- Giá trị (value):

Là số lượng kí tự chữ số (kí số - digit)

Sử dụng để biểu diễn trong hệ thống số đếm.

Đại lượng biểu diễn cho vị trí của một con số trong chuỗi số.

Trọng số = cơ số Vị trí

Tính bằng tổng các trọng số.

Giá trị = ΣΣΣΣ (kí số x trọng số)2

400 + 0 + 7 + 0.6 + 0.02 + 0.005 = 407.625

4 0 7 . 6 2 5102 101 100 . 10-1 10-2 10-3

4x102 0x101 7x100 . 6x10-1 2x10-2 5x10-3

400 0 7 . 0.6 0.02 0.005

a. Số thập phân (Decimal): cơ số r = 10

b. Số nhị phân (Binary): cơ số r = 2

1 0 1 . 0 1 1

4 + 0 + 1 + 0 + 0.25 + 0.125 = 5.375

22 21 20 . 2-1 2-2 2-3

1x22 0x21 1x20 . 0x2-1 1x2-2 2x2-3

4 0 1 . 0 0.25 0.125

3

c. Số thập lục phân (Hexadecimal): cơ số r = 16

Hexadecimal Decimal Binary Hexadecimal Decimal Binary

0

1

2

3

4

5

6

7

0

1

2

3

4

5

6

7

0000

0001

0010

0011

0100

0101

0110

0111

8

9

A

B

C

D

E

F

8

9

10

11

12

13

14

15

1000

1001

1010

1011

1100

1101

1110

1111

5 A 0 . 4 D 1

1280 + 160 + 0 + 0.25 + 0.0508 + 0.0002 = 1440.301

162 161 160 . 16-1 16-2 16-3

5x162 10x161 0x160 . 4x16-1 13x16-2 1x16-3

1280 160 0 . 0.25 0.0508 0.0002

4

2. Chuyển đổi cơ số:

a. Từ thập phân sang nhị phân:

8 . 625

8 : 2 = 4 dư 0 (LSB)

4 : 2 = 2 dư 0

2 : 2 = 1 dư 0

1 : 2 = 0 dư 1

0.625 x 2 = 1.25 phần nguyên 1 (MSB)

0.25 x 2 = 0.5 phần nguyên 0

0.5 x 2 = 1.0 phần nguyên 1

1 0 0 0 .. 1 0 1 B

2

5

b. Từ thập phân sang thập lục phân:

1 4 8 0 . 4 2 9 6 8 7 5

1480 : 16 = 92 dư 8 (LSD)

92 : 16 = 5 dư 12

5 : 16 = 0 dư 5

0.4296875 x 16 = 6.875 phần nguyên 6 (MSB)

0.875 x 16 = 14.0 phần nguyên 14

5 C 8 .. 6 E H

6

d. Từ thập lục phân sang nhị phân:

c. Từ nhị phân sang thập lục phân:

1 1 1 0 1 1 0 1 0 1 1 1 0 1 . 0 1 1 0 1 0 1 B0 0 0

. 6 A H

2 C 9 . E 8 H

0 0 1 0 1 1 0 0 1 0 0 1 . 1 1 1 0 1 0 0 0 B

3 B 5 D .

7

II. Số nhị phân (Binary):

1.Các tính chất của số nhị phân :

- Số nhị phân n bit có 2n giá trị từ 0 đến 2n - 1

- Số nhị phân có giá trị 2n-1: 1 6 6 6 1 (n bit 1)

và giá trị 2n: 1 0 6 6 ... 0 (n bit 0)

- Số nhj phân có giá trị lẻ nếu bit LSB = 1; Ngược lai , có giá trị chẵn nếu bit LSB = 0

- Các bội số của bit:1 B (Byte) = 8 bit

1 KB = 210 B = 1024 B

1 MB = 210 KB = 220 B

1 GB = 210MB8

2. Các phép toán số học trên số nhj phân :

a. Phép cộng :

0 + 0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 0

nhớ 10

1 0 1 1 1 11 0 1

0111

111

a. Phép trừ :

0 - 0 = 0

0 - 1 = 1 mượn 1

1 - 0 = 1

1 - 1 = 01

1 1 0 1 01 1 1

1001

-1-1-1

3

9

c.Phép nhân :1 0 1 1

1 0 0 1

1 0 1 1 0 0 0 0

0 0 0 0 1 0 1 1

1 1 0 0 0 1 1

d. Phép chia :1 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1

1 1 1 1

0 1

1 0 1 1

1 1 0

0

1

1

1 0 1 1

1 0 10

3. Mã nhị phân :

Từ mã :là các tổ hợp nhị phân được sử dụng trong loại mã nhị

phâna. Mã nhị phân cho số thập phân (BCD–Binary Coded Decimal)

Số thập phân

0123456789

BCD (2 4 2 1)

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 0 1 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

BCD quá 3

0 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0

Mã 1 trong 10

0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0

BCD (8 4 2 1)

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 0 0 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1

11

b. Mã Gray:

laø maõ nhò phaân maø 2 giaù trò lieân tieáp nhau coù toå hôïp bit bieåu dieãn chæ khaùc nhau 1 bit

giá trị Binary Gray

01234

0 0 00 0 10 1 00 1 11 0 0

0 0 00 0 10 1 10 1 01 1 0

Đổi từ Binary sang Gray

1 0 1 1 0

1

1

1

0

1

1

0

1

1

Đổi từ Gray sang Binary

1 1 0 0 1

1

1

0

0

0

0

0

0

1

Gray:

Gray:12

c. Mã led 7 đoạn :

a

g

d

b

c

f

e

Giaù trò a b c d e f g

0123456789

1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 1

d. Mã 1 trong n:Là mã nhiij nhiij nhiij nhiij phân n bit coù moãi töø maõ chæ coù 1

bit laø 1 (hoaëc 0) vaø n-1 bit coøn laïi laø 0 (hoaëc 1)

Maõ 1 trong 4: 1 0 0 00 1 0 00 0 1 00 0 0 1

0 1 1 11 0 1 11 1 0 11 1 1 0

Hoặc

4

13

(Coät) b6 b5 b4(Haøng) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

b3b2b1b

0

Hex 0 1 2 3 4 5 6 7

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

0123456789ABCDEF

NULSOHSTXETXEOTENQACKBELBSHTLFVTFFCRSOSI

DLEDC1DC2DC3DC4NAKSYNETBCANEMSUBESCFSGSRSUS

SP!”#$%&’()*+,-./

0123456789:;<=>?

@ABCDEFGHIJKLMNO

PQRSTUVWXYZ[\]^_

`abcdefghijklmno

pqrstuvwxyz|~

DEL

d. Mã kí tự ASCII:

14

III. Số nhị phân có dấu :

1. Biểu diễn số có dấu:

a. Số có dấu theo biên độ : (Signed_Magnitude):

Bit MSB là bit dấu: 0 là số dương và 1 là số âm.

Các bit còn lại biểu diễn giá trị :

+ 13 : 0 1 1 0 1- 13 : 1 1 1 0 1

- Phạm vi biểu diễn :

- (2n-1 – 1) ÷ + (2n-1 – 1)

15

b. Số bù 1 (1’s Complement):- số bù 1 của 1 số nhị phân N có chiều dài N bit

bù_1 (1 0 0 1) = 24 - 1 - 1 0 0 1= 1 1 1 1 - 1 0 0 1= 0 1 1 0

- có thể lấy bù_1 của 1 số nhị phân bằng cách lấy đảo từng bit của nó (0 thành 1 và 1 thành 0)

- Phạm vi biểu diễn :

- (2n-1 – 1) ÷ + (2n-1 – 1)

- Biểu diễn số có dấu bù 1 :* số có giá trị dương :

bit dấu = 0, các bit còn lại biểu diễn độ lớn.

* số có giá trị âm :lấy bù_1 của số dương có cùng độ lớn.

bù_1 (N) = 2n – 1 – N

16

c. Số bù 2 (2’s Complement):- số bù_2 của một số nhị phân N có chiều dài n bit cũng

có n bit

bù_2 (N) = 2n – N = bù_1 (N) + 1

bù_2 (1 0 0 1) = 24 - 1 0 0 1

= 1 0 0 0 0 - 1 0 0 1

= 0 1 1 1

Hoặc bù_2 (1 0 0 1) = bù_1 (1 0 0 1) + 1

= 0 1 1 0 + 1

= 0 1 1 1

5

17

- phạm vi biểu diễn số có dấu n bit :

Giá trị dương Giá trị âm

000 = 0001 = + 1010 = + 2011 = + 3

100 = - 4101 = - 3110 = - 2111 = - 1

- Biểu diễn số có dấu bù_2 :

* số có giá trị dương :bit dấu = 0, các bit còn lại biểu biễn ñoä lôùn

* số có giá trị âm :lấy bù_2 của số dương có cùng ñoä lôùn

- (2n-1 ) ÷ + (2n-1 - 1)

18

- cách tìm giá trị của số âm :ta lấy bù_2 của nó; sẽ nhận được số dương có cùng

biên độSố âm 1 1 0 0 0 1 có giá trị : ………

bù_2 (1 1 0 0 0 1) = 0 0 1 1 1 1 : + 15

- 15

-mở rộng chiều dài bit số có dấu : số dương thêm các bit 0 và số âm thêm các bit 1 vào

trước

- Lấy bù_2 hai lần một số thì bằng chính nó

- Giá trị -1 được biểu diễn là 1 6. 11 (n bit 1)

- Giá trị -2n được biểu diễn là 1 0 0 .... 0 0 (n bit 0)

- 32 = - 25 : 1 0 0 0 0 0

- 3 : 1 0 1 = 1 1 1 0 1

19

2. Các phép toán cộng trừ số có dấu :

- Thực hiện trên toán hạng có cùng chiều dài bit,vaø keát quaû cuõng coù cuøng soá bit

- Keát quaû ñuùng neáu naèm trong phaïm vi bieåu dieãn soá coù daáu.(neáu keát quaû sai thì caàn môû roäng chieàu daøi bit)

- Thực hiện giống như số không dấu.

- 6+ 3

: 1 0 1 0 : 0 0 1 1 +

1 1 0 1- 3 :

- 2

- 5

: 1 1 1 0

: 1 0 1 1 +

1 0 0 1- 7 :

+ 4

+ 5

: 0 1 0 0

: 0 1 0 1 +

1 0 0 1- 7 : (Kq sai)

0 0 1 0 0

0 0 1 0 1

0 1 0 0 1 (KQ đúng) : + 9 20

- 7

+ 5

: 1 0 0 1

: 0 1 0 1 -

0 1 0 0+ 4 : (Kq sai)

1 1 0 0 1

0 0 1 0 1

1 0 1 0 0 (KQ đúng): - 12

- 6

- 2

: 1 0 1 0

: 1 1 1 0 -

1 1 0 0- 4 :

+ 2

- 5

: 0 0 1 0

: 1 0 1 1 -

0 1 1 1+ 7 :

6

21

Tröø vôùi soá buø_2:

6

13

: 0 1 1 0

: 1 1 0 1 -

1 0 0 1- 7 :

buø_2:

0 1 1 0

0 0 1 1 +

* Tröø vôùi soá khoâng coù daáu

* Tröø vôùi soá coù daáu

- 6

- 3

: 1 0 1 0

: 1 1 0 1 -

1 1 0 1- 3 :

buø_2:

1 0 1 0

0 0 1 1 +

A – B = A + Buø_2 (B)

22

IV. Cộng trừ số BCD:

A + B

S = A + BNếu tổng Si ≥ 10 hoặc có bit nhớ Ci

= 1, thì hiệu đính Si : Si = Si + 6 và Si+1 = Si+1 + Ci

A - BD = A – B

= A + bù_2(B)(kết quảboû bit Cn)

Cn = 1: kết quảlà số dương (A≥B)

Nếu Ci = 1 thì không hiệu đính

Nếu Ci = 0 thì hiệu đính Di :Di = Di + 10

Cn = 0: kết quảlà số âm (A<<<<B)Lấy bù KQ

Nếu Ci = 1 thì hiệu đính Di :Di = Di + 6

Nếu Ci = 0 thì không hiệu đính

: 0 0 1 0 1 0 0 1

: 0 1 0 1 0 1 0 12955

+

84 :

0 1 1 1 1 1 1 00 1 1 0

1 0 0 0 0 1 0 0

: 0 0 1 0 1 0 0 0: 0 0 0 1 1 0 0 1

2819

+

47 :

0 1 0 0 0 0 0 10 1 1 0

0 1 0 0 0 1 1 1

1

23

0 1 1 0

: 0 0 1 0 1 0 0 1: 0 1 0 1 0 1 0 1

-26 :

1 1 0 1 0 1 0 0

1 1 0 1 1 0 1 0

2955

-0 0 1 0 1 0 0 11 0 1 0 1 0 1 1

1

0 0 1 0 0 1 1 0

+

1

1

Giaûn ñoà xung (Waveform) cuûa tín hieäu soá:

Traïng thaùi logic cuûa tín hieäu soá (Digital Signal):

2

Chöông 7+8: ÑAÏI SOÁ BOOLE – COÅNG LOGICI. Caáu truùc ñaïi soá Boole:

Laø caáu truùc ñaïi soá ñöôïc ñònh nghóa treân 1 taäp phaàn töû nhòphaân B = 0, 1 vaø caùc pheùp toaùn nhò phaân: AND (.), OR (+),NOT (’).

x y x . y (x AND y)0 00 11 01 1

000 1

x y x + y (x OR y)0 00 11 01 1

011 1

x x’ (NOT x)0 1

10

3

1. Caùc tieân ñeà (Axioms):a. Tính kín (Closure Property)

b. Phaàn töû ñoàng nhaát (Identity Element):

x + 0 = 0 + x = x

x . 1 = 1 . x = x

c. Tính giao hoaùn (Commutative Property):

x + y = y + x

x . y = y . x

d. Tính phaân boá (Distributive Property):

x + ( y . z ) = ( x + y ) . ( x + z )

x . ( y + z ) = x . y + x . z

e. Phaàn töû buø (Complement Element):x + x’ = 1 x . x’ = 0

* Thöù töï pheùp toaùn: theo thöù töï daáu ngoaëc (), NOT, AND, OR

4

2. Caùc ñònh lyù cô baûn (Basic Theorems):a. Ñònh lyù 1: (x’)’ = x

b. Ñònh lyù 2: x + x = x x . x = x

c. Ñònh lyù 3: x + 1 = 1 x . 0 = 0

d. Ñònh lyù 4: ñònh lyù haáp thu (Absorption)x + x . y = x x . (x + y) = x

e. Ñònh lyù 5: ñònh lyù keát hôïp (Associative)x + (y + z) = (x + y) + z x . (y . z) = (x . y) . z

f. Ñònh lyù 6: ñònh lyù De Morgan(x + y)’ = x’ . y’ (x . y)’ = x’ + y’

Môû roäng: (x1 + x2 + .. + xn)’ = x1’ . x2’ .. xn’(x1 . x2 .. xn)’ = x1’ + x2’ + .. + xn’

2

5

II. Haøm Boole (Boolean Function):1. Ñònh nghóa:

* Haøm Boole laø 1 bieåu thöùc ñöôïc taïo bôûi caùc bieán nhò phaân vaø caùc pheùp toaùn nhò phaân NOT, AND, OR.

F (x, y, z) = x . y + x’. y’. z* Vôùi giaù trò cho tröôùc cuûa caùc bieán, haøm Boole seõ coù giaù

trò laø 0 hoaëc 1.

x y z F00001111

00110011

01010101

* Baûng giaù trò:

01000011 6

2. Buø cuûa 1 haøm:

- Söû duïng ñònh lyù De Morgan:

F = x . y + x’ . y’ . z

F’ = ( x . y + x’ . y’ . z )’

= ( x . y )’ . ( x’ . y’ . z )’

F’ = ( x’ + y’ ) . ( x + y + z’ )

- Laáy bieåu thöùc ñoái ngaãu vaø laáy buø caùc bieán:* Tính ñoái ngaãu (Duality): Hai bieåu thöùc ñöôïc goïi laø ñoái

ngaãu cuûa nhau khi ta thay pheùp toaùn AND baèng OR, pheùp toaùn OR baèng AND, 0 thaønh 1 vaø 1 thaønh 0.

F = x . y + x’ . y’ . z

Laáy ñoái ngaãu: ( x + y ) . ( x’ + y’ + z )

Buø caùc bieán: F’ = ( x’ + y’ ) . ( x + y + z’ )

7

III. Daïng chính taéc vaø daïng chuaån cuûa haøm Boole:1. Caùc tích chuaån (minterm) vaø toång chuaån (Maxterm):

- Tích chuaån (minterm): mi (0 ≤ i <<<< 2n-1) laø caùc soá haïng tích (AND) cuûa n bieán maø haøm Boole phuï thuoäc vôùi quy öôùc bieán ñoù coù buø neáu noù laø 0 vaø khoâng buø neáu laø 1.

- Toång chuaån (Maxterm): Mi (0 ≤ i <<<< 2n-1) laø caùc soá haïng toång (OR) cuûa n bieán maø haøm Boole phuï thuoäc vôùi quy öôùc bieán ñoù coù buø neáu noù laø 1 vaø khoâng buø neáu laø 0.

x y z0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

mintermm0 = x’ y’ z’

m1 = x’ y’ z

m2 = x’ y z’

m3 = x’ y z

m4 = x y’ z’

m5 = x y’ z

m6 = x y z’

m7 = x y z

MaxtermM0 = x + y + z

M1 = x + y + z’

M2 = x + y’ + z

M3 = x + y’ + z’

M4 = x’ + y + z

M5 = x’ + y + z’

M6 = x’ + y’ + z

M7 = x’ + y’ + z’ 8

2. Daïng chính taéc (Canonical Form):a. Daïng chính taéc 1:

laø daïng toång cuûa caùc tích chuaån (minterm) laøm cho haøm Boole coù giaù trò 1

x y z F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

01100111

F(x, y, z) = x’y’z + x’y z’ + x y’z + x y z’ + x y z

= m1 + m2 + m5 + m6 + m7

= ΣΣΣΣ (1, 2, 5, 6, 7)

b. Daïng chính taéc 2:laø daïng tích cuûa caùc toång chuaån (Maxterm) laøm cho haøm Boole coù giaù trò 0

F(x, y, z) = (x + y + z) (x + y’ + z’) (x’ + y + z)

= M0 . M3 . M4

= ΠΠΠΠ (0, 3, 4)

3

9

* Tröôøng hôïp haøm Boole tuøy ñònh (don’t care):Haøm Boole n bieán coù theå khoâng ñöôïc ñònh nghóa heáttaát caû 2n toå hôïp cuûa n bieán phuï thuoäc. Khi ñoù taïi caùctoå hôïp khoâng söû duïng naøy, haøm Boole seõ nhaän giaù tròtuøy ñònh (don’t care), nghóa laø haøm Boole coù theå nhaängiaù tri 0 hoaëc 1.

x y z F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

X110011X

F (x, y, z) = ΣΣΣΣ (1, 2, 5, 6) + d (0, 7)

= ΠΠΠΠ (3, 4) . D (0, 7)

10

3. Daïng chuaån (Standard Form):a. Daïng chuaån 1:

laø daïng toång caùc tích (S.O.P – Sum of Product)

F (x, y, z) = x y + z

* F (x, y, z) = x y + z

= x y (z’ + z) + (x’ + x) (y’ + y) z

= x y z’ + x y z + x’y’z + x y’z + x’y z + x y z

= m6 + m7 + m1 + m5 + m3

= ΣΣΣΣ (1, 3, 5, 6, 7)

* F (x, y, z) = x y + z

= (x + z) (y + z)

= (x + y’y + z) (x’x + y + z)

= (x + y’ + z) (x + y + z) (x’ + y + z) (x + y + z)

= M2 . M0 . M4

= ΠΠΠΠ (0, 2, 4)

11

b. Daïng chuaån 2:

laø daïng tích caùc toång (P.O.S – Product of Sum) F (x, y, z) = (x + z’) y’

* F (x, y, z) = (x + z’) y’

= x y’ (z’ + z) + (x’ + x) y’z’

= x y’z’ + x y’z + x’y’z’ + x y’z’

= m4 + m5 + m0

= ΣΣΣΣ (0, 4, 5)

= x y’ + y’z’

* F (x, y, z) = (x + z’) y’

= (x + y’y + z’) (x’x + y’ + z z’)

= (x + y’+ z’) (x + y + z’)

(x’ + y’ + z’)(x’ + y’ + z)(x + y’ + z’)(x + y’ + z)

= M3 . M1 . M7 . M6 . M2

= ΠΠΠΠ (1, 2, 3, 6, 7)12

x

IV. Coång logic:1. Coång NOT:

xxx t

2. Coång AND:

x

yz = x.y

x

y

z

Vôùi coång AND coù nhieàu ngoõ vaøo, ngoõ ra seõ laø 1 neáu taát caû caùc ngoõ vaøo ñeàu laø 1

x y z

0 00 11 01 1

0001

4

13

3. Coång OR:

x y z

0 00 11 01 1

0111

x

yz = x+y x

y

Vôùi coång OR coù nhieàu ngoõ vaøo, ngoõ ra seõ laø 0 neáu taát caû caùc ngoõ vaøo ñeàu laø 0

z

4. Coång NAND:x

yz = x.y

x y z

0 00 11 01 1

1110

x

y

z

Vôùi coång NAND coù nhieàu ngoõ vaøo, ngoõ ra seõ laø 0 neáu taát caû caùc ngoõ vaøo ñeàu laø 1

14

5. Coång NOR:

x y z

0 00 11 01 1

1000

x

y

Vôùi coång NOR coù nhieàu ngoõ vaøo, ngoõ ra seõ laø 1 neáu taát caû caùc ngoõ vaøo ñeàu laø 0

z

x

yz = x+y

6. Coång XOR (Exclusive_OR):x

yz = x⊕⊕⊕⊕y

x y z

0 00 11 01 1

0110

x

y

z

Vôùi coång XOR coù nhieàu ngoõ vaøo, ngoõ ra seõ laø 1 neáu toång soá bit 1 ôû caùc ngoõ vaøo laø soá leû

z = x⊕⊕⊕⊕y = x y + x y = (x + y)(x + y)

15

7. Coång XNOR (Exclusive_NOR):

x y z

0 00 11 01 1

1001

x

y

z

Vôùi coång XNOR coù nhieàu ngoõ vaøo, ngoõ ra seõ laø 1 neáu toång soá bit 1 ôû caùc ngoõ vaøo laø soá chaün

x

yz = x⊕⊕⊕⊕y

z = x⊕⊕⊕⊕y = x y + x y = (x + y)(x + y)

16

V. Ruùt goïn haøm Boole:Ruùt goïn (toái thieåu hoùa) haøm Boole nghóa laø ñöa haøm Boole

veà daïng bieåu dieãn ñôn giaûn nhaát, sao cho:

- Bieåu thöùc coù chöùa ít nhaát caùc thöøa soá vaø moãi thöøa soá chöùa ít nhaát caùc bieán.

- Maïch logic thöïc hieän coù chöùa ít nhaát caùc vi maïch soá.

1. Phöông phaùp ñaïi soá:Duøng caùc ñònh lyù vaø tieân ñeà ñeå ruùt goïn haøm.F (A, B, C) = ΣΣΣΣ (2, 3, 5, 6, 7)

= ABC + ABC + ABC + ABC + ABC

= AB(C + C) + AC(B + B) + AB(C + C)

= AB + AC + AB

= (A + A)B + AC

= B + AC

5

17

AB

F0 1

0

1

2. Phöông phaùp bìa KARNAUGH:a. Caùch bieåu dieãn:

- Bìa K goàm caùc oâ vuoâng, moãi oâ vuoâng bieåu dieãn cho toå hôïp n bieán. Nhö vaäy bìa K cho n bieán seõ coù 2n oâ.

- Hai oâ ñöôïc goïi laø keà caän nhau khi toå hôïp bieán maø chuùng bieåu dieãn chæ khaùc nhau 1 bieán.

- Trong oâ seõ ghi giaù trò töông öùng cuûa haøm Boole taïi toå hôïp đoù. ÔÛû daïng chính taéc 1 thì ñöa caùc giaù trò 1 vaø X leân caùc oâ, khoâng ñöa caùc giaù trò 0. Ngöôïc laïi, daïng chính taéc 2 thì chæ ñöa giaù trò 0 vaø X.

* Bìa 2 bieán:

0

1

2

3

F (A, B) = ΣΣΣΣ (0, 2) + d(3) = ∏∏∏∏ (1) . D(3)

AB

F0 1

0

1

1 1

X

AB

F0 1

0

1 0 X 18

* Bìa 3 bieán:AB

C

F

0

1

00 01 11 100

1

2

3

6

7

4

5

ABC

F

0

1

00 01 11 10

F (A, B, C) = ΣΣΣΣ (2, 4, 7) + d(0, 1) = ∏∏∏∏ (3, 5, 6) . D(0, 1)

X

X

1

1

1

ABC

F

0

1

00 01 11 10X

X 0

0

0

19

* Bìa 4 bieán: ABCD

F

0000 01 11 10

01

11

10

0

1

4

5

8

9

3

2

7

6 1014

15

13

12

11

* Bìa 5 bieán:

30

31

29

28

BCDE

F

0000 01 11 10

01

11

10

10 0011 01A 0 1

0

1

4

5

8

9

3

2

7

6 1014

15

13

12

11

18

19

17

16

22

23

21

20

26

27

25

24

20

b. Ruùt goïn bìa Karnaugh:

- Lieân keát ñoâi: Khi lieân keát (OR) hai oâ coù giaù trò 1 (OÂ_1) keà caän vôùi nhau treân bìa K, ta seõ ñöôïc 1 soá haïng tích maát ñi 1 bieán so vôùi tích chuaån (bieán maát ñi laø bieán khaùc nhau giöõa 2 oâ). Hoaëc khi lieân keát (AND) hai oâ coù giaù trò 0 (OÂ_0) keà caän vôùi nhau treân bìa K, ta seõ ñöôïc 1 soá haïng toång maát ñi 1 bieán so vôùi toång chuaån (bieán maát ñi laø bieán khaùc nhau giöõa 2 oâ).

* Nguyeân taéc:

ABC

F

0

1

00 01 11 101 1

B C

ABC

F

0

1

00 01 11 100

0

A +B

6

21

- Lieân keát 4: Töông töï nhö lieân keát ñoâi khi lieân keát 4 OÂ_1 hoaëc 4 OÂ_ 0 keà caän vôùi nhau, ta seõ loaïi ñi ñöôïc 2 bieán (2 bieán khaùc nhau giöõa 4 oâ)

ABC

F

0

1

00 01 11 101

1

1

1

B

ABC

F

0

1

00 01 11 10

0 0 0 0

C

22

- Lieân keát 8: lieân keát 8 oâ keà caän vôùi nhau, ta seõ loaïi ñi ñöôïc 3 bieán (3 bieán khaùc nhau giöõa 8 oâ)

ABCD

F00 01 11 10

00

01

11

10

1 1 1

1 1 1

1

1

D

ABCD

F00 01 11 10

00

01

11

10

0

0

0

0

0

0 0

0

B

- Lieân keát 2k: khi ta lieân keát 2k OÂ_1 hoaëc 2k OÂ_0 keà caän vôùi nhau ta seõ loaïi ñi ñöôïc k bieán (k bieán khaùc nhau giöõa 2k

oâ)

23

* Caùc böôùc thöïc hieän ruùt goïn theo daïng S.O.P:- Bieåu dieãn caùc OÂ_1 leân bìa Karnaugh - Thöïc hieän caùc lieân keát coù theå coù sao cho caùc OÂ_1 ñöôïc lieân keát ít nhaát 1 laàn; moãi lieân keát cho ta 1 soá haïng tích. (Neáu OÂ_1 khoâng coù keà caän vôùi caùc OÂ_1 khaùc thì ta coù lieân keát 1: soá haïng tích chính baèng minterm cuûa oâ ñoù). - Bieåu thöùc ruùt goïn coù ñöôïc baèng caùch laáy toång (OR) cuûa caùc soá hạng tích lieân keát treân.

F(A, B, C) = ΣΣΣΣ (0, 1, 3, 5, 6)

ABC

F

0

1

00 01 11 101

1 1

1

1

A C

A BB C

A B C

= A B + A C + B C + A B C

24

* Caùc böôùc thöïc hieän ruùt goïn theo daïng P.O.S:- Bieåu dieãn caùc OÂ_0 leân bìa Karnaugh - Thöïc hieän caùc lieân keát coù theå coù sao cho caùc OÂ_0 ñöôïc lieân keát ít nhaát 1 laàn; moãi lieân keát cho ta 1 soá haïng tổng. - Bieåu thöùc ruùt goïn coù ñöôïc baèng caùch laáy tích (AND) cuûa caùc soá hạng tổng lieân keát treân.

F(A, B, C, D) = ΠΠΠΠ (0, 4, 8, 9, 12, 13, 15)

ABCD

F00 01 11 10

00

01

11

10

(C + D)(A + C)

(A + B + D)

00

0 0 00

0

= (C + D) (A + C) (A + B + D)

7

25

* Tröôøng hôïp ruùt goïn haøm Boole coù tuøy ñònh: thì ta coù theå coi caùc OÂ tuøy ñònh naøy laø OÂ_1 hoaëc OÂ_0 sao cho coù lôïi khi lieân keát (nghóa laø coù ñöôïc lieân keát nhieàu OÂ keà caän nhaát)

F(A, B, C, D) = ΣΣΣΣ (0, 4, 8, 10) + d (2, 12, 15)

1 1 1

X 1

X

X

ABCD

F00 01 11 10

00

01

11

10

C D

B D

= B D + C D

26

F(A, B, C, D) = ΠΠΠΠ (0, 2, 3, 4, 6, 10, 14) . D (8, 9, 11, 12, 13)

D

(B + C)

0 0 X

0 0

X

X

0

0

X

X

0

ABCD

F00 01 11 10

00

01

11

10

= D (B + C)

27

* Chuù yù:

- Öu tieân lieân keát cho caùc oâ chæ coù 1 kieåu lieân keát (phaûi laø lieân keát coù nhieàu oâ nhaát).

- Khi lieân keát phaûi ñaûm baûo coù chöùa ít nhaát 1 oâ chöa ñöôïc lieân keát laàn naøo.

- Ta coi caùc tuøy ñònh nhö laø nhöõng oâ ñaõ lieân keát roài.

- Coù theå coù nhieàu caùch lieân keát coù keát quaû töông ñöông nhau

Vd: Ruùt goïn caùc haømF1(A, B, C, D) = ΣΣΣΣ (1, 3, 5, 12, 13, 14, 15) + d (7, 8, 9)

F2(A, B, C, D) = ΠΠΠΠ (1, 3, 7, 11, 15) . D(0, 2, 5)

F1(A, B, C, D, E) = ΣΣΣΣ (1, 3, 5, 7, 12, 14, 29, 31)+ d (13, 15, 17, 19, 20, 21, 22, 23)

F2(A, B, C, D, E) = ΠΠΠΠ (0, 8, 12, 13, 16, 18, 28, 30). D(2, 6, 10, 14, 15, 24, 26)

28

VI. Thöïc hieän haøm Boole baèng coång logic:

1. Caáu truùc coång AND _ OR:

Caáu truùc AND_OR laø sô ñoà logic thöïc hieän cho haøm Boole bieåu dieãn theo daïng toång caùc tích (S.O.P)

F(A, B, C, D) = A B D + C D

F(A, B, C, D)

A

B

C

D

AND 0R

8

29

2. Caáu truùc coång OR _ AND :

Caáu truùc OR_AND laø sô ñoà logic thöïc hieän cho haøm Boole bieåu dieãn theo daïng tích caùc toång (P.O.S).

F(A, B, C, D) = (A + D) (B + C+ D)

OR AND

F(A, B, C, D)

A

B

C

D

30

3. Caáu truùc toaøn coång NAND:Caáu truùc NAND laø sô ñoà logic thöïc hieän cho haøm Boole coù

bieåu thöùc laø daïng buø cuûa 1 soá haïng tích. - Duøng ñònh lyù De-Morgan ñeå bieán ñoåi soá haïng toång thaønh tích. - Coång NOT cuõng ñöôïc thay theá baèng coång NAND

F(A, B, C, D) = A B D + C D

= A B D . C D

A

B

C

D

F(A, B, C, D)

31

F(A, B, C, D) = (A + D) (B + C+ D)

= A D . B C D

A

B

C

D

F(A, B, C, D)

32

- Trong thöïc teá ngöôøi ta chæ söû duïng 1 loaïi coång NAND 2 ngoõ vaøo; khi ñoù ta phaûi bieán ñoåi bieåu thöùc sao cho chæ coù daïng buø treân 1 soá haïng tích chæ coù 2 bieán

F (A, B, C, D) = A B D . C D

= A B D . C D

A

B

C

D

F(A, B, C, D)

9

33

4. Caáu truùc toaøn coång NOR:Caáu truùc NOR laø sô ñoà logic thöïc hieän cho haøm Boole coù

bieåu thöùc laø daïng buø cuûa 1 soá haïng toång. - Duøng ñònh lyù De-Morgan ñeå bieán ñoåi soá haïng tích thaønh toång - Coång NOT cuõng ñöôïc thay theá baèng coång NOR

F(A, B, C, D) = A B D + C D

= (A + B + D) + (C + D)

A

B

C

D

F(A, B, C, D)

34

F(A, B, C, D) = (A + D) (B + C) (C + D)

= (A + D) + (B + C) + (C + D)

= (A + D) + (B + C) + (C + D)

A

B

C

D

F(A, B, C, D)

1

1

Chöông 9: HEÄ TOÅ HÔÏPI. Giôùi thieäu – Caùch thieát keá heä toå hôïp:

Maïch logic ñöôïc chia laøm 2 loaïi:- Heä toå hôïp (Combinational Circuit)- Heä tuaàn töï (Sequential Circuit).

Heä toå hôïp laø maïch maø caùc ngoõ ra chæ phuï thuoäc vaøo giaù trò cuûa caùc ngoõ vaøo. Moïi söï thay ñoåi cuûa ngoõ vaøo seõ laøm ngoõ ra thay ñoåi theo.

Ngoõ vaøo (INPUT)

Ngoõ ra (OUTPUT)

COÅNG LOGIC

2

* Caùc böôùc thieát keá:

- Phaùt bieåu baøi toaùn.

- Xaùc ñònh soá bieán ngoõ vaøo vaø soá bieán ngoõ ra.

- Thaønh laäp baûng giaù trò chæ roõ moái quan heä giöõa ngoõ vaøo vaø ngoõ ra.

- Tìm bieåu thöùc ruùt goïn cuûa töøng ngoõ ra phuï thuoäc vaøo caùc bieán ngoõ vaøo. - Thöïc hieän sô ñoà logic.

Ngoõ vaøo

Xn-1 X1 X0

Ngoõ ra

Ym-1 Y1 Y0

0 0 0

1 1 1

3

Vd: Thieát keá heä toå hôïp coù 3 ngoõ vaøo X, Y, Z; vaø 2 ngoõ ra F, G. - Ngoõ ra F laø 1 neáu nhö 3 ngoõ vaøo coù soá bit 1 nhieàu hôn soá bit

0; ngöôïc laïi F = 0. - Ngoõ ra G laø 1 neáu nhö giaù trò nhò phaân cuûa 3 ngoõ vaøo lôùn

hôn 1 vaø nhoû hôn 6; ngöôïc laïi G = 0.

X Y Z F G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

000 101 11

001 111 00

XYZ

F

0

1

00 01 11 10

1 1

Y Z

1

1

X Z

X Y

F = X Y + Y Z + X Z

XYZ

G

0

1

00 01 11 10

11

11

X Y X Y

G = X Y + X Y = X ⊕⊕⊕⊕ Y4

F

F = X Y + Y Z + X Z G = X Y + X Y = X ⊕⊕⊕⊕ Y

X

Y

Z

G

2

5

Trường hợp heä toå hôïp khoâng söû duïng taát caû 2n toå hôïp cuûa ngoõ vaøo,thì taïi caùc toå hôïp khoâng söû duïng ñoù ngoõ ra coù giaù trò tuøy ñònh.

Vd: Thieát keá heä toå hôïp coù ngoõ vaøo bieåu

dieãn cho 1 soá maõ BCD. Neáu giaù trò ngoõ vaøo

nhoû hôn 3 thì ngoõ ra coù giaù trò baèng bình

phöông giaù trò ngoõ vaøo; ngöôïc laïi giaù trò

ngoõ ra baèng giaù trò ngoõ vaøo tröø ñi 3.

A B C D0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

F2 F1 F0

X X XX X X X X X X X X X X X X X X

0 0 0 0 0 1 1 0 00 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0

F2 = A + B C D + B C D

F1 = A D + B C D + B C D

F0 = A D + B D + A B C D6

II. Boä coäng - tröø nhò phaân:1. Boä coäng (Adder):a. Boä coäng baùn phaàn (Half Adder – H.A):Boä coäng baùn phaàn laø heä toå hôïp coù nhieäm vuï thöïc hieän

pheùp coäng soá hoïc x + y (x, y laø 2 bit nhò phaân ngoõ vaøo); heä coù 2 ngoõ ra: bit toång S (Sum) vaø bit nhôù C (Carry).

x y C S0 00 11 01 1

0 00 10 11 0

S = x y + x y = x ⊕⊕⊕⊕ y C = x y

x

yS

C

x

y

S

CH.A

7

b. Boä coäng toaøn phaàn (Full Adder – F.A):Boä coäng toaøn phaàn thực hiện pheùp coäng soá hoïc 3 bit x + y + z

(z bieåu dieãn cho bit nhôù töø vị trí coù troïng soá nhoû hôn gôûi tôùi)

x

y

S

C

F.A

z

x y z C S0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

0 00 10 11 00 11 01 01 1

xyz

S

0

1

00 01 11 10

1

1

1

1

S = x y z + x y z + x y z + x y z

xyz

C

0

1

00 01 11 10

11 1

1

C = x y + x z + y z8

S = x y z + x y z + x y z + x y z

= z (x y + x y) + z (x y + x y)

= z (x ⊕⊕⊕⊕ y) + z (x ⊕⊕⊕⊕ y)

S = z ⊕⊕⊕⊕ (x ⊕⊕⊕⊕ y)

C = x y + x z + y z

= x y + x y z + x y z + x y z

= x y (1 + z) + z (x y + x y)

C = x y + z (x ⊕⊕⊕⊕ y)

x

y

z

S

C

3

9

2. Boä tröø (Subtractor):a. Boä tröø baùn phaàn (Half Subtractor – H.S):Boä tröø baùn phaàn coù nhieäm vuï thöïc hieän pheùp tröø soá

hoïc x - y (x, y laø 2 bit nhò phaân ngoõ vaøo); heä coù 2 ngoõ ra: bit hieäu D (Difference) vaø bit möôïn B (Borrow).

x

y

D

BH.S

x y B D0 00 11 01 1

0 01 10 10 0

D = x y + x y = x ⊕⊕⊕⊕ y B = x y

x

yD

B

10

b. Boä tröø toaøn phaàn (Full Subtractor – F.S):Boä tröø toaøn phaàn thực hiện pheùp tröø soá hoïc 3 bit x - y - z

(z bieåu dieãn cho bit möôïn töø ví trò coù troïng soá nhoû hôn)

x

y

D

B

F.S

z

x y z B D0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

0 01 11 11 00 10 00 01 1

xyz

D

0

1

00 01 11 10

1

1

1

1

xyz

B

0

1

00 01 11 10

11 1

1

S = x y z + x y z + x y z + x y z

C = x y + x z + y z

S = z ⊕⊕⊕⊕ (x ⊕⊕⊕⊕ y)

C = x y + z (x ⊕⊕⊕⊕ y)

11

74283

3. Boä coäng/tröø nhò phaân song song:a. Boä coäng nhò phaân:

M: M3 M2 M1 M0

N: N3 N2 N1 N0

S0S1S2S3

C1C2

+

C3

C4

x y

zC

S

F.Ax y

zC

S

F.Ax y

zC

S

F.Ax y

zC

S

F.A

M0 N0M1 N1M2 N2M3 N3

S0

C0

= 0

C1 C2 C3

S1 S2 S3 C4 12

b. Boä tröø nhò phaân:- Söû duïng caùc boä tröø toaøn phaàn F.S- Thöïc hieän baèng pheùp coäng vôùi buø 2 cuûa soá tröø

M – N = M + Buø_2(N) = M + Buø_1(N) + 1


C0

= 1

x y

zC

S

F.Ax y

zC

S

F.Ax y

zC

S

F.Ax y

zC

S

F.A C1 C2 C3

S0 S1 S2 S3 C4

Keát quaû: - C4 = 1 keát quaû laø soá döông- C4 = 0 keát quaû laø soá aâm

4

13

c. Boä coäng/tröø nhò phaân:


C0

x y

zC

S

F.Ax y

zC

S

F.Ax y

zC

S

F.Ax y

zC

S

F.A C1 C2 C3

S0 S1 S2 S3 C4

Pheùp toaùn C0 yi0 NiCOÄNG

TRÖØ 1 Ni

T = 0: Coäng

T = 1: Tröø

Ngoõ vaøo ñieàu khieån

C0 = T

yi = T⊕⊕⊕⊕ Ni

T

14

III. Heä chuyeån maõ (Code Conversion):

- Heä chuyeån maõ laø heä toå hôïp coù nhieäm vuï laøm cho 2 heä thoáng töông thích vôùi nhau, maëc duø moãi heä thoáng duøng maõ nhò phaân khaùc nhau.

- Heä chuyeån maõ coù ngoõ vaøo cung caáp caùc toå hôïp maõ nhò phaân A vaø caùc ngoõ ra taïo ra caùc toå hôïp maõ nhò phaân B. Nhö vaäy, ngoõ vaøo vaø ngoõ ra phaûi coù soá löôïng töø maõ baèng nhau.

Maõ nhò phaân B

Heä chuyeån maõ

Maõ nhò phaân A

15

Vd: Thieát keá heä chuyeån maõ töø maõ BCD thaønh maõ BCD quaù 3.

A B C D0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

W X Y Z

X X X XX X X X X X X X X X X X X X X XX X X X

0 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0

W = A + B (C + D)

X = B ⊕⊕⊕⊕ (C + D)

Y = C ⊕⊕⊕⊕ D

Z = D

A

B

C

D

W

X

Z

Y

16

IV. Boä giaûi maõ (DECODER):1. Giôùi thieäu:

- Boä giaûi maõ laø heä chuyeån maõ coù nhieäm vuï chuyeån töø maõ nhò phaân cô baûn n bit ôû ngoõ vaøo thaønh maõ nhò phaân 1 trong m ôû ngoõ ra.

Maõ 1 trong m

X0

X1

Xn-1

Maõ nhò phaân

Y0

Y1

Ym-1

m = 2n

- Coù 2 daïng: ngoõ ra tích cöïc cao (möùc 1) vaø ngoõ ra tích cöïcthaáp (möùc 0).

- Với giaù trị i của tổ hợp nhị phaân ở ngoõ vaøo, thì ngoõ ra Yi sẽtích cực vaø caùc ngoõ ra coøn lại sẽ khoâng tích cực.

5

17

a. Boä giaûi maõ ngoõ ra tích cöïc cao:

X0 (LSB)

X1

Y0

Y1

Y2

Y3

X1 X0 Y3 Y2 Y1 Y0

0 00 11 01 1

0 0 0 10 0 1 00 1 0 01 0 0 0

Y0 = X1 X0 = m0

Y1 = X1 X0 = m1

Y2 = X1 X0 = m2

Y3 = X1 X0 = m3

X0

X1

Y0

Y1

Y2

Y3Ngoõ ra: Yi = mi

(i = 0, 1, .., 2n-1) 18

b. Boä giaûi maõ ngoõ ra tích cöïc thaáp:

X1 X0 Y3 Y2 Y1 Y0

0 00 11 01 1

1 1 1 01 1 0 11 0 1 10 1 1 1

X0

X1

Ngoõ ra: Yi = Mi

(i = 0, 1, .., 2n-1)

X0 (LSB)

X1

Y0

Y1

Y2

Y3

Y0 = X1 + X0 = M0 = m0

Y1 = X1 + X0 = M1 = m1

Y2 = X1 + X0 = M2 = m2

Y3 = X1 + X0 = M3 = m3

Y0

Y1

Y2

Y3

19

c. Boä giaûi maõ coù ngoõ vaøo cho pheùp:- Ngoaøi caùc ngoõ vaøo döõ lieäu, boä giaûi maõ coù theå coù 1 hay

nhieàu ngoõ vaøo cho pheùp. - Khi caùc ngoõ vaøo cho pheùp ôû traïng thaùi tích cöïc thì maïch

giaûi maõ môùi ñöôïc hoaït ñoäng. Ngöôïc laïi, maïch giaûi maõ seõ khoâng hoaït ñoäng; khi ñoù caùc ngoõ ra ñeàu ôû traïng thaùi khoâng tích cöïc.

Y0

Y1

Y2

Y3

X0 (LSB)

X1

EN

EN X1 X0 Y3 Y2 Y1 Y0

0 X X1 0 01 0 11 1 01 1 1

0 0 0 00 0 0 10 0 1 00 1 0 01 0 0 0

X0

X1

Y0

Y1

Y2

Y3

EN 20

2. IC giaûi maõ:

a. IC 74139: goàm 2 boä giaûi maõ 2 sang 4 ngoõ ra tích cöïc thaáp

1Y0

1Y1

1Y2

1Y3

1A (LSB)

1B

1G

2Y0

2Y1

2Y2

2Y3

2A (LSB)

2B

2G

1

2

3

15

14

13

4

5

6

7

12

11

10

9

G B A Y3 Y2 Y1 Y0

1 X X0 0 00 0 10 1 00 1 1

1 1 1 11 1 1 01 1 0 11 0 1 10 1 1 1

6

21

b. IC 74138: boä giaûi maõ 3 sang 8 ngoõ ra tích cöïc thaáp

Y0

Y1

Y2

Y3

A (LSB)

B

C

Y4

Y5

Y6

Y7

G1

G2A

G2B

1

2

3

4

6

59

12

11

10

7

15

14

13

G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 X X X X XX 1 X X X XX X 1 X X X1 0 0 0 0 01 0 0 0 0 11 0 0 0 1 01 0 0 0 1 11 0 0 1 0 01 0 0 1 0 11 0 0 1 1 01 0 0 1 1 1

1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 1 1 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1

22

3. Söû duïng boä giaûi maõ thöïc hieän haøm Boole:Ngoõ ra cuûa boä giaûi maõ laø minterm (ngoõ ra tích cöïc cao)

hoaëc maxterm (ngoõ ra tích cöïc thaáp) cuûa n bieán ngoõ vaøo. Do ñoù, ta coù theå söû duïng boä giaûi maõ thöïc hieän haøm Boole theo daïng chính taéc.

z

y

x

0

1

0

F1 (x, y, z) = ∑∑∑∑ (2, 5, 7)

= m2 + m5 + m7

= M2 + M5 + M7

= M2 M5 M7

F2 (x, y, z) = ∏∏∏∏ (0, 1, 4)

= M0 M1 M4

F1

F2

Y0

Y1

Y2

Y3

A (LSB)

B

C

Y4

Y5

Y6

Y7

G1

G2A

G2B

74138

23

V. Boä maõ hoùa (ENCODER):1. Giôùi thieäu:- Encoder laø heä chuyeån maõ thöïc hieän hoaït ñoäng ngöôïc laïi vôùidecoder. Nghóa laø encoder coù m ngoõ vaøo theo maõ nhò phaân 1trong m vaø n ngoõ ra theo maõ nhò phaân cô baûn (vôùi m ≤ 2n).

- Vôùi ngoõ vaøo Ii ñöôïc tích cöïc thì ngoõ ra chính laø toå hôïp giaù trònhò phaân i töông öùng.

I0I1I2I3

(LSB)Z0

Z1

I3 I2 I1 I0 Z1 Z0

0 00 11 01 1

0 0 0 10 0 1 00 1 0 01 0 0 0

Z1 = I3 + I2

Z0 = I3 + I1

Z1

Z0

I3

I2

I1 24

* Boä maõ hoùa coù öu tieân (Priority Encoder):Boä maõ hoùa coù öu tieân laø maïch maõ hoùa sao cho neáu coù nhieàu

hôn 1 ngoõ vaøo cuøng tích cöïc thì ngoõ ra seõ laø giaù trò nhò phaâncuûa ngoõ vaøo coù öu tieân cao nhaát.

I0I1I2I3

(LSB)Z0

Z1

V

I3 I2 I1 I0 Z1 Z0 VX X 0 0 0 10 1 11 0 11 1 1

0 0 0 00 0 0 10 0 1 X0 1 X X1 X X X

Z1 = I3 + I2

Z0 = I3 + I2 I1

V = I3 + I2 + I1 + I0

I3

I2

I1

I0

Z1

Z0

V

Thöù töï öu tieân: I3 >>>> I2 >>>> I1 >>>> I0

7

25

2. IC maõ hoùa öu tieân 8→→→→3 (74148):

EI I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS EO

1 X X X X X X X X0 0 X X X X X X X0 1 0 X X X X X X0 1 1 0 X X X X X0 1 1 1 0 X X X X0 1 1 1 1 0 X X X0 1 1 1 1 1 0 X X0 1 1 1 1 1 1 0 X0 1 1 1 1 1 1 1 00 1 1 1 1 1 1 1 1

1 1 1 1 10 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 11 1 1 1 0

EI

I7I6I5I4I3I2I1I0

1

5

3

1214

9

A2A1

(LSB)A0

GSEO

7

6

15

4

2

13

11

10

26

VI. Boä doàn keânh (Multiplexer - MUX):1. Giôùi thieäu:- MUX 2n →→→→1 laø heä toå hôïp coù nhiều ngoõ vaøo nhöng chæ coù 1 ngoõ ra. Ngoõ vaøo goàm 2 nhoùm: m ngoõ vaøo döõ lieäu (data input) vaø n ngoõ vaøo löïa choïn (select input).

- Vôùi 1 giaù trò i cuûa toå hôïp nhò phaân caùc ngoõ vaøo löïa choïn, ngoõ vaøo döõ lieäu Di seõ ñöôïc choïn ñöa ñeán ngoõ ra. (m = 2n)

D0D1:Dm-1

S0(LSB)S1:Sn-1

Y

Ngoõ vaøo döõ lieäu(Data Input)

Ngoõ vaøo löïa choïn(Select Input)

27

* Boä MUX 4 →→→→ 1:

D0D1D2D3

S0(LSB)S1

Y

S1 S0 Y0 00 1 1 01 1

D0D1D2D3

= m0 D0 + m1 D1 + m2 D2 + m3 D3

= ∑∑∑∑ mi Di (i = 0, 1, 2, 3)

Y = S1 S0 D0 + S1 S0 D1 + S1 S0 D2 + S1 S0 D3

S1

S0

D0

D1

D2

D3

Y

Toång quaùt: Y = ∑∑∑∑ mi Di (vôùi i = 0, 1, .., 2n-1) 28

2. IC doàn keânh:a. 74LS153: goàm 2 boä MUX 4 →→→→1

1G1C01C11C21C3

A(LSB)B

1Y

2G2C02C12C22C3

2Y

14

15

10

11

12

13

2

1

6

5

4

3

7

9

G B A Y1 X X0 0 00 0 1 0 1 00 1 1

0C0C1C2C3

8

29

b. 74151: boä MUX 8 →→→→1

ENA(LSB)BC

YD0D1D2D3D4D5D6D7

Y

15

14

13

12

9

4

3

2

1

5

6

11

10

7

EN C B A Y1 X X X0 0 0 00 0 0 1 0 0 1 00 0 1 10 1 0 00 1 0 1 0 1 1 00 1 1 1

0D0D1D2D3D4D5D6D7

30

3. Söû duïng boä MUX thöïc hieän haøm Boole:

a. Boä MUX 2n thöïc hieän haøm Boole n bieán:

ENA(LSB)BC

YD0D1D2D3D4D5D6D7

Y

F(x, y, z) = ∑∑∑∑ (0, 1, 4, 7)

= m0 + m1 + m4 + m7

= m0 1 + m1 1 + m2 0 + m3 0 + m4 1 + m5 0 + m6 0 + m7 1

Y = ∑∑∑∑ mi Di

= m0D0 + m1D1 + m2D2 + m3D3

+ m4D4 + m5D5 + m6D6 + m7D7

D0 = D1 = D4 = D7 = 1

D2 = D3 = D5 = D6 = 0

zyx

0

1

0

F

31

b. Boä MUX 2n thöïc hieän haøm Boole n+1 bieán:

F(x, y, z) = ∑∑∑∑ (0, 1, 4, 7)

= x y z + x y z + x y z + x y z

= x y .1 + x y .0 + x y .z + x y .z

Y = m0D0 + m1D1 + m2D2 + m3D3

D0 = 1; D1 = 0; D2 = z; D3 = z

1G1C01C11C21C3

A(LSB)B

1Y

2G2C02C12C22C3

2Y

yx

010

zF

= m0 .1 + m1 .0 + m2 .z + m3 .z

x y z F0 0 00 0 1 0 1 00 1 11 0 01 0 1 1 1 01 1 1

11001001

D0 = 1

D1 = 0

D3 = z

D2 = z

32

VII. Boä phaân keânh (DEMUX):1. Giôùi thieäu:- Boä DEMUX 1→→→→2n coù chöùc naêng thöïc hieän hoaït ñoäng ngöôïclaïi vôùi boä MUX. Maïch coù 1 ngoõ vaøo döõ lieäu, n ngoõ vaøo löïachoïn vaø 2n ngoõ ra.

- Vôùi 1 giaù trò i cuûa toå hôïp nhò phaân caùc ngoõ vaøo löïa choïn, ngoõ vaøo döõ lieäu D seõ ñöôïc ñöa ñeán ngoõ ra Yi.

Y0Y1:

Ym-1

S0(LSB)S1:Sn-1

DNgoõ vaøo döõ lieäu(Data Input)

Ngoõ vaøo löïa choïn(Select Input)

Ngoõ vaøo döõ lieäu(Data Input) Ngoõ ra

9

33

* Boä DEMUX 1 →→→→ 4:

Y0

Y1

Y2

Y3

D

S0 (LSB)

S1

S1 S0 Y3 Y2 Y1 Y0

0 00 11 01 1

0 0 0 D0 0 D 00 D 0 0D 0 0 0

Y0 = S1 S0 D = m0 D

Y1 = S1 S0 D = m1 D

Y2 = S1 S0 D = m2 D

Y3 = S1 S0 D = m3 D

Y0

Y1

Y2

Y3

S1

S0

D

34

B A 1G 1C 1Y0 1Y1 1Y2 1Y3

2. IC phaân keânh 74LS155: goàm 2 boä phaân keânh 1 →→→→ 4

1Y0

1Y1

1Y2

1Y3A (LSB)

B 2Y0

2Y1

2Y2

2Y3

2G

2C

1

2

15

13

3

7

6

5

4

12

10

11

9

14

1G

1CX XX X0 00 11 01 1

1 XX 00 10 10 10 1

1 1 1 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0

B A 2G 2C 2Y0 2Y1 2Y2 2Y3

X XX X0 00 11 01 1

1 XX 10 00 00 00 0

1 1 1 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0

35

VIII. Boä so saùnh đoä lôùn (Comparator):1. Giôùi thieäu:- Boä so saùnh laø heä toå hôïp coù nhieäm vuï so saùnh 2 soá nhị phaân khoâng daáu A vaø B (moãi soá n bit). - Boä so saùnh coù 3 ngoõ ra (A>B), (A=B) vaø (A<B); chæ coù 1 ngoõ ra tích cöïc theo keát quaû so saùnh.

* Boä so saùnh 3 bit:

A: A2 A1 A0B: B2 B1 B0

Söû duïng bieán trung gian:xi = Ai ⊕⊕⊕⊕ Bi (i = 0, 1, 2)

(A = B) = x2 x1 xo

(A > B) = A2 B2 + x2 A1 B1 +x2x1 A0 B0

(A < B) = A2 B2 + x2 A1 B1 +x2x1 A0 B0

(A>B)

(A=B)

(A<B)

A

B

= (A=B) + (A>B)36

x0

x1

x2

(A=B)

B0

A0

B1

A1

B2

A2

(A>B)

(A<B)

10

37

2. IC so saùnh 74LS85:

3

4

9

ALTBINAEQBINAGTBIN

B0B1B2B3

10

12

13

15

11

14

1

7

5

A0A1A2A3 ALTBOUT

AEQBOUTAGTBOUT

6

2

AGTBOUT = (A>B) + (A=B)AGTBIN

AEQBOUT = (A=B) AEQBIN

ALTBOUT = (A<B) + (A=B)ALTBIN

1

1

Chöông 10: HEÄ TUAÀN TÖÏI. Giôùi thieäu:

Ngoõ vaøo (INPUT)

Ngoõ ra (OUTPUT)

COÅNG LOGIC

Heä tuaàn töï laø heä maø ngoõ ra khoâng chæ phuï thuoäc vaøo caùc ngoõ vaøo maø coøn phuï thuoäc vaøo 1 soá ngoõ ra ñöôïc hoài tieáp trôû thaønh ngoõ vaøo thoâng qua phaàn töû nhôù.

PHAÀN TÖÛ NHÔÙ

Phaàn töû nhôù thöôøng söû duïng laø Flip_Flop.

Heä tuaàn töï ñöôïc chia thaønh 2 loaïi: - Heä tuaàn töï ñoàng boä (Synchronous)- Heä tuaàn töï baát ñoàng boä (Asynchronous)

2

II. Maïch Choát (Latch) vaø Flip-Flop (FF):

Flip_Flop: laø maïch tuaàn töï maø noù thöôøng laáy maãu caùc ngoõ vaøo vaø laøm thay ñoåi caùc ngoõ ra taïi nhöõng thôøi ñieåm xaùc ñònh bôûi xung clock.

Latch (choát): laø maïch tuaàn töï maø noù lieân tuïc xem xeùt caùcngoõ vaøo vaø laøm thay ñoåi caùc ngoõ ra baát cöù thôøi ñieåm naøokhoâng phuï thuoäc vaøo xung clock.

Caùc maïch choát vaø FF coù 2 ngoõ ra Q vaø Q. Hai ngoõ ra naøycoù giaù trò logic laø buø cuûa nhau.

3

1. Caùc maïch choát:

a. Choát SR: coù 2 loaïi

* Coång NOR:

R(reset)

QS(set)

Q

0 00 11 01 1

0 11 00 0

Q+ Q+S R

Q Q

Baûng hoaït ñoäng:

Caám söû duïng

Q+ laø traïng thaùi keá tieáp cuûa Q

Kyù hieäu:

S

R

Q

Q

4

* Coång NAND:Baûng hoaït ñoäng:

Kyù hieäu:

R(reset)

Q

S(set) Q

Q+ Q+S R

0 00 11 01 1

1 00 1

1 1 Caám söû duïng

Q Q

S

R

Q

Q

2

5

b. Choát SR coù ngoõ vaøo cho pheùp:

0 X X1 0 01 0 11 1 01 1 1

0 11 0 1 1

R(reset)

Q

S(set) Q

C(enable)

Q+ Q+C S R

Q QQ Q

Kyù hieäu choát SR coù ngoõ vaøo cho pheùp tích cöïc cao:

S

C

R

Q

Q


6

* Khaûo saùt giaûn ñoà xung:

S

R

C

Q(Cho Q ban ñaàu laø 0)

Kyù hieäu choát SR coù ngoõ vaøo cho pheùp tích cöïc thaáp:

S

C

R

Q

Q

1 X X0 0 00 0 10 1 00 1 1

0 11 0 1 1

Q QQ QQ+ Q+C S R

c. Choát D:

Kyù hieäu choát D:

D

C

Q

Q


C D Q+ Q+

0 X Q Q

Q

D(set) Q

C(enable)

1 01 1

0 11 0

77

8

2. Flip_Flop (FF):Traïng thaùi keá tieáp cuûa ngoõ ra FF seõ thay ñoåi theo ngoõ vaøo vaø

traïng thaùi tröôùc ñoù cuûa ngoõ ra taïi thôøi ñieåm thay ñoåi cuûa xungclock (caïnh leân hoaëc caïnh xuoáng)

* Baûng ñaëc tính vaø phöông trình ñaëc tính:Bieåu dieãn moái quan heä cuûa ngoõ ra keá tieáp Q+ phuï thuoäc vaøo

caùc ngoõ vaøo vaø traïng thaùi ngoõ ra hieän taïi Q.* Baûng kích thích:Bieåu dieãn giaù trò cuûa caùc ngoõ vaøo caàn phaûi coù khi ta caàn ngoõ

ra chuyeån töø traïng thaùi hieän taïi Q sang traïng thaùi keá tieáp Q+.

X

CK

Q

Q

X

CK

Q

Q

Xung clock caïnh leân Xung clock caïnh xuoáng

3

9

a. Flip_Flop D (D-FF):

D

CK

Q

Q


CK D Q+ Q+

0 11 0

0, 1, X Khoâng thay ñoåi

01

D

CK

Q

Q

CK D Q+ Q+

0 11 0

Khoâng thay ñoåi0, 1, X01

10

* Khaûo saùt giaûn ñoà xung:

CK

D

Q(Cho Q ban ñaàu laø 0)

•* Baûng ñaëc tính vaø • phöông trình ñaëc tính:

D Q Q+

0 00 11 01 1

0011

Q+ = D

•* Baûng kích thích:

Q Q+ D0 00 11 01 1

0101

D = Q+

T Q+

Q

b. Flip_Flop T (T-FF):

T

CK

Q

Q

Baûng hoaït ñoäng:T

CK

Q

QQ0 1


T Q Q+

0 00 11 01 1

0110

Q+ = T ⊕⊕⊕⊕ Q


Q Q+ T0 00 11 01 1

0110

T = Q ⊕⊕⊕⊕ Q+11

1112

c. Flip_Flop SR (SR-FF):

S

CK

R

Q

Q

S

CK

R

Q

Q

•* Baûng hoaït ñoäng:

S R Q Q+

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

0


1

S R Q+

0 00 11 01 1

Q01X

0011XX

Q+ = S + R QS R = 0


Q Q+ S R0 00 11 01 1

0 X1 00 1X 0

12

4

13

d. Flip_Flop JK (JK-FF):

J

CK

K

Q

Q

J

CK

K

Q

Q

•* Baûng hoaït ñoäng:

J K Q+

0 00 11 01 1

Q01Q

13

J K Q Q+

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

0


1001110


Q Q+ J K0 00 11 01 1

0 X1 XX 1X 0

Q+ = J Q + K Q 1314

e. Caùc ngoõ vaøo baát ñoàng boä:

- Caùc ngoõ vaøo naøy seõ laøm thay ñoåi giaù trò ngoõ ra töùc thôøi,baát chaáp xung clock.- Coù 2 ngoõ vaøo vaøo baát ñoàng boä: Preset (Pr) vaø Clear (Cl).

+ Khi ngoõ vaøo Preset tích cöïc thì ngoõ ra Q ñöôïc set leân 1.+ Khi ngoõ vaøo Clear tích cöïc thì ngoõ ra Q ñöôïc xoùa veà 0.

J

CK

K

Q

Q

Pr

Cl

J

CK

K

Q

Q

Pr

Cl

+ Khi ngoõ vaøo Preset vaø Clear khoâng tích cöïc thì FF môùi hoaït ñoäng.

15

III. Boä ñeám (COUNTER):1. Giôùi thieäu:

- Boä ñeám laø heä tuaàn töï coù 1 ngoõ vaøo xung clock vaø nhieàu ngoõ ra. Ngoõ ra cuûa boä ñeám chính laø ngoõ ra cuûa caùc Flip-Flop caáu thaønh boä ñeám.

- Noäi dung cuûa boä ñeám taïi 1 thôøi ñieåm goïi laø traïng thaùi cuûa boä ñeám. Khi coù xung clock vaøo boä ñeám seõ chuyeån traïng thaùi töø 1 traïng thaùi hieän taïi chuyeån sang 1 traïng thaùi keá tieáp. Cöù tieáp tuïc nhö vaäy seõ taïo ra 1 voøng ñeám kheùp kín.

- Giaûn ñoà traïng thaùi cuûa boä ñeám:Bieåu dieãn caùc traïng thaùi coù

trong voøng ñeám vaø höôùng chuyeån traïng thaùi cuûa boä ñeám.

000Q2Q1Q0

100

011010

110

-Modulo cuûa boä ñeám:Laø soá caùc traïng thaùi khaùc nhau

trong voøng ñeám: m ≤ 2n 1516

* Boä ñeám ñöôïc chia thaønh 2 loaïi:- Boä ñeám noái tieáp (boä ñeám baát ñoàng boä): laø boä ñeám maø

ngoõ ra cuûa FF tröôùc seõ laø ngoõ vaøo xung clock cho FF sau.- Boä ñeám song song (boä ñeám ñoàng boä): laø boä ñeám maø

ngoõ vaøo xung clock cuûa caùc FF ñöôïc noái chung vôùi nhau.

2. Boä ñeám noái tieáp (Asynchronous Counter): :- Boä ñeám noái tieáp thöïc hieän caùc voøng ñeám leân hoaëc xuoáng:

+ Ñeám leân (Count Up): noäi dung boä ñeám taêng theâm 1 khi coù xung clock.

+ Ñeám xuoáng (Count Down): noäi dung boä ñeám giaûm ñi 1 khi coù xung clock.- Boä ñeám ñöôïc taïo töø caùc FF ñeám 2, gheùp noái tieáp vôùi nhau.

J

CK

K

Q

Q

1

1

T

CK

Q

Q

1

16

5

17

a. Boä ñeám ñaày ñuû (m = 2n):

CK

T

CK

Q

Q

1 T

CK

Q

Q

1 T

CK

Q

Q

1

Q2(MSB)Q1Q0(LSB)

CKQ0

Q1

Q2

(LSB)

(MSB)

Khaûo saùt giaûn ñoà xung: ñaây laø boä ñeám leân (Count Up)

* Gheùp Cki+1 = Qi

1718

J

CK

K

Q

Q

1

1

J

CK

K

Q

Q

1

1

J

CK

K

Q

Q

1

1

Q2(MSB)Q0(LSB) Q1

CK

Khaûo saùt giaûn ñoà xung:

CK

Q0

Q1

Q2

(LSB)

(MSB)

laø boä ñeám xuoáng (Count Down)

18

19

* Gheùp Cki+1 = Qi

CK

T

CK

Q

Q

1 T

CK

Q

Q

1 T

CK

Q

Q

1

Q2(MSB)Q1Q0(LSB)

Q2(MSB)Q0(LSB) Q1

CK

J

CK

K

Q

Q

1

1

J

CK

K

Q

Q

1

1

J

CK

K

Q

Q

1

1

+ Boä ñeám xuoáng (Count Down):

+ Boä ñeám leân (Count Up):

1920

b. Boä ñeám khoâng ñaày ñuû (m<<<< 2n):- Boä ñeám khoâng ñaày ñuû thöïc hieän döïa vaøo boä ñeám ñaày ñuû.

Ta caàn xaùc ñònh traïng thaùi keá tieáp khoâng mong muoán cuûa voøng ñeám khoâng ñaày ñuû. - Duøng traïng thaùi naøy ñeå taïo ra tín hieäu taùc ñoäng tích cöïc vaøo

caùc ngoõ vaøo baát ñoàng boä Preset hoaëc Clear ñeå ñöa boä ñeám trôû veà traïng thaùi ban ñaàu (thường gọi laø traïng thaùi reset).

Vd: Söû duïng T-FF coù xung clock caïnh xuoáng vaø ngoõ vaøo Preset, Clear tích cöïc cao; thieát keá boä ñeám leân coù m = 5 vaø bắt ñaàu từ giaù trò 0.

Q2 Q1 Q0

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

000001XX

Ta gọi Z laø tín hiệu để reset bộ đếm. Z

Q2Q1Q0

Z

0

1

00 01 11 10

1

X

X

Z = Q2 Q020

6

21

CK

Q2(MSB)Q1Q0(LSB)

T

Ck

Q

Q

1 Pr

Cl

T

Ck

Q

Q

1 Pr

Cl

T

Ck

Q

Q

1 Pr

Cl

Z

0 0 0

Khaûo saùt giaûn ñoà xung:

21

CKQ0

Q1

Q2

(LSB)

(MSB)

21

Vd: Söû duïng JK-FF coù xung clock caïnh xuoáng vaø ngoõ vaøo Pr, Cl tích cöïc thaáp; thieát keá boä ñeám xuoáng coù m = 5 vaø bắt ñaàu từ giaù trò 2.

Q2 Q1 Q00 1 00 0 10 0 01 1 11 1 01 0 1

Tín hiệu reset: Z = Q2 Q1 (tích cöïc thaáp)

Q2(MSB)Q0(LSB) Q1

CK

J

CK

K

Q

Q

1

1

Pr

Cl

J

CK

K

Q

Q

1

1

Pr

Cl

J

CK

K

Q

Q

1

1

Pr

Cl

1 1

122

CLR CK QD QC QB QA

IC 74393: 2 boä ñeám leân đầy đủ 4 bit

1QA

1QB

1QC

(MSB) 1QD

3

4

5

6

1CK

1CLR

1

2

2QA

2QB

2QC

(MSB) 2QD

11

10

9

8

2CK

2CLR

13

12

1 X0 0, 1, 0

0 0 0 0NO CHANGECOUNT UP

23

Reset/Set INPUTMR1 MR2 MS1 MS2

OUTPUTQD QC QB QA

1 1 0 X 1 1 X 0X X 1 11 X 1 XX 1 X 11 X X 1X 1 1 X

IC 7490: goàm 2 boä ñeám - boä ñeám 2 vaø boä ñeám 5 (ñeám leân)

QA12

11

9

CKA

QB

QC

(MSB)QD8

MR1

MR2

2

14

1 CKB

MS1

MS2

3

6

7

5

VCC

GND

10

0 0 0 00 0 0 01 0 0 1

Counting

24

7

25

3. Boä ñeám song song (Synchronous Counter): :- Laø boä ñeám maø caùc FF ñeàu söû duïng chung nguoàn xung clock;

khi coù xung clock vaøo thì taát caû caùc ngoõ ra FF ñeàu thay ñoåi. - Khi thieát keá boä ñeám, chæ quan taâm ñeán traïng thaùi hieän taïi

vaø traïng thaùi keá tieáp cuûa FF, maø khoâng quan taâm ñeán daïng xung clock (caïnh leân hoaëc caïnh xuoáng).

- Coù theå thieát keá boä ñeám coù voøng ñeám baát kyø.

Baûng haøm kích thích:

D = Q+

* D-FF:

T = Q ⊕⊕⊕⊕ Q+

* T-FF:

* SR-FFS RQ Q+ J K

0 00 11 01 1

0 X1 00 1X 0

* JK-FF

0 X1 XX 1X 0

2526

* Caùc böôùc thieát keá:

- Töø phaùt bieåu baøi toaùn xaùc ñònh soá FF söû duïng vaø daõy ñeám.

- Laäp baûng chuyeån traïng thaùi chæ roõ moái quan heä giöõa traïngthaùi hieän taïi vaø traïng thaùi keá tieáp (döïa vaøo daõy ñeám).

T/t hieän taïiQn-1 … Q1 Q0

T/t keá tieápQ+

n-1 … Q+1 Q+

0

0 … 0 0

1 … 1 1

- Tìm caùc giaù trò ngoõ vaøo FF caàn phaûi coù töø giaù trò hieän taïi Qi vaøkeá tieáp Q+

i cuûa töøng FF (döïa vaøo baûng kích thích cuûa FF).

Caùc ngoõ vaøo FF

- Tìm bieåu thöùc ruùt goïn cuûa moãi ngoõ vaøo FF phuï thuoäc vaøo caùcbieán traïng thaùi hieän taïi.- Thöïc hieän sô ñoà logic.

26

27

a. Boä ñeám ñaày ñuû (m = 2n):

Vd: Söû duïng T-FF kích theo caïnh leân, thieát keá boä ñeám coù daõy ñeám sau: Q2Q1Q0 : 010, 101, 110, 001, 000, 111, 100, 011, 010, …

T/t hieän taïiQ2 Q1 Q0

T/t keá tieápQ+

2 Q+1 Q+

0

Caùc ngoõ vaøoT2 T1 T0

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

1 1 10 0 01 0 10 1 00 1 11 1 00 0 11 0 0

10101010

10101111

11111111

Q2Q1Q0

T2

0

1

00 01 11 101 1 1 1

Q2Q1Q0

T1

0

1

00 01 11 101 1 1 1

1 1

T2 = Q0 T1 = Q0 + Q2 T0 = 127

28

T2 = Q0 T1 = Q0 + Q2 T0 = 1

CK

Q0(LSB)Q1Q2(MSB)

T2

CK2

Q2

Q

2

T1

CK1

Q1

Q

1

T0

CK0

Q0

Q

0

1

28

8

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

29

b. Boä ñeám khoâng ñaày ñuû (m < 2n):Caùc traïng thaùi coù trong voøng ñeám seõ thieát keá nhö boä ñeám

ñaày ñuû; coøn caùc traïng thaùi dö khoâng coù trong voøng ñeám seõgiaûi quyeát theo 2 caùch sau:

* Caùch 1: Caùc traïng thaùi dö coù traïng thaùi keá tieáp laø tuøy ñònh. Khi thieát keá caàn khôûi ñoäng giaù trò ban ñaàu cho boä ñeám; giaù trò naøy phaûi laø 1 trong nhöõng traïng thaùi coù trong voøng ñeám.


T/t keá tieápQ+

2 Q+1 Q+

0

Vd: Thieát keá boä ñeám duøng D-FF caïnh leân, coù ngoõ vaøo Pr vaø Cl tích cöïc cao, coù giaûn ñoà traïng thaùi sau:

000Q2Q1Q0

100

011010

110

1 0 0X X X1 1 00 1 00 1 1X X X0 0 0X X X

D2 D1 D029

30

D2 = Q2 Q0 D1 = Q2 ⊕⊕⊕⊕ Q1 D0 = Q2 Q1

CK

Q0(LSB)Q1Q2(MSB)

D2

Ck2

Q2

Q

2

Pr

Cl

D1

Ck1

Q1

Q

1

Pr

Cl

D0

Ck0

Q0

Q

0

Pr

Cl

RS

0

0 0

30

31

* Caùch 2: Cho caùc traïng thaùi dö khoâng coù voøng ñeám coù traïng thaùi keá tieáp laø 1 trong nhöõng traïng thaùi coù trong voøng ñeám.

000Q2Q1Q0

100

011010

110101

001

111


T/t keá tieápQ+

2 Q+1 Q+

0

Caùc ngoõ vaøoT2 T1 T0

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

1 0 01 1 01 1 00 1 00 1 11 0 00 0 01 0 0

11101010

01001011

01011101

T2 = Q0 + Q2 Q1

T1 = Q2 ⊕⊕⊕⊕ (Q1 Q0)

T0 = Q0 + Q2 Q131

32

* Phaân tích boä ñeám song song:- Töø sô ñoà logic cuûa boä ñeám xaùc ñònh haøm kích thích (bieåu

thöùc cuûa caùc ngoõ vaøo cuûa töøng FF phuï thuoäc vaøo caùc ngoõ ra Qi)

- Laäp baûng traïng thaùi: töø traïng thaùi hieän taïi Qi vaø giaù tròngoõ vaøo ta xaùc ñònh ñöôïc traïng thaùi keá tieáp cuûa FF Q+

i.

- Töø baûng chuyeån traïng thaùi xaùc ñònh ñöôïc giaûn ñoà traïng thaùi hoaëc khaûo saùt giaûn ñoà xung cuûa boä ñeám.

QA

QA

QA

CK

JA

CK

KA1

QB QC

QB

QB

JB

CK

KB

QC

QC

JC

CK

KC1

32

9

33

JA = QB QC

KA = 1

JB = QA QC

KB = QA + QC

JC = QA

KC = 1

T/t hieän taïiQA QB QC

Caùc ngoõ vaøoJA KA JB KB JC KC

T/t keá tieápQ+

A Q+B Q+

C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

00010001

11111111

01010000

01011111

11110000

11111111

00010000

01100000

10100000

000QAQBQC

001

010011

100

101110

111

33

IC 74193: boä ñeám leân/xuoáng ñoàng boä 4 bit

CLR LOAD UP DOWN MODE

QA

QB

QC

(MSB) QD

CO

BO

3

2

6

7

13

12

A

B

C

D

15

1

10

9

LOAD

CLR

UP

DOWN

11

14

5

4

RESET (Asyn.) PRESET (Asyn.)No changeCOUNT UPCOUNT DOWN

CO (Carry Out) = QDQCQBQAUP

BO (Borrow Out) = QDQCQBQADOWN

1 X X X0 0 X X0 1 1 10 1 10 1 1

34

3536

IV. Boä ñeám thanh ghi dòch (Shift Register Counter):1. Boä ñeám voøng (Ring Counter):

Q2

D2

Ck

Q2

Q

2

D1

Ck

Q1

Q

1

D0

Ck

Q0

Q

0

CK

Q1 Q0

ClCl

Pr

RS

CK

Q2

Q1

Q0

Clock Q2 Q1 Q0

1 1 0 02 0 1 03 0 0 1

36

10

37

2. Boä ñeám voøng xoaén (Twisted-ring Counter): boä ñeám JohnsonQ2

D2

Ck

Q2

Q

2

D1

Ck

Q1

Q

1

D0

Ck

Q0

Q

0

CK

Q1 Q0

ClClCl

RS

CK

Q2

Q1

Q0

Clock Q2 Q1 Q0

1 0 0 02 1 0 03 1 1 04 1 1 15 0 1 16 0 0 1

3738

V. Thanh ghi dòch (Shift Register):Laø thanh ghi maø döõ lieäu cuûa noù ñöôïc dòch 1 bit ôû moãi xung clock1. Thanh ghi dòch nhaäp noái tieáp - xuaát noái tieáp (SISO):

D

Ck

Q

Q

D

Ck

Q

Q

D

Ck

Q

QCK

SERIN SEROUT

2. Thanh ghi dòch nhaäp noái tieáp – xuaát song song (SIPO):

D

Ck

Q

Q

D

Ck

Q

Q

D

Ck

Q

QCK

SERIN

1Q 2Q nQ

38

39

3. Thanh ghi dòch nhaäp song song - xuaát noái tieáp (PISO):

D

Ck

Q

Q

SERIN

D

Ck

Q

Q

D

Ck

Q

Q

X1

X0S

Y

X1

X0S

Y

X1

X0S

Y1D

2D

nD

CLOCK

SHIFT / LOAD

SEROUT

3940

4. Thanh ghi dòch nhaäp song song - xuaát song song (PIPO):

D

Ck

Q

Q

SERIN

D

Ck

Q

Q

D

Ck

Q

Q

X1

X0S

Y

X1

X0S

Y

X1

X0S

Y1D

2D

nD

CLOCK

SHIFT / LOAD

1Q

2Q

nQ

40

11

InputsCLR CLK A B

OutputsQA QB … QH

IC 74164: SIPO – Thanh ghi dịch nối tiếp thaønh song song

0 0 0

QA0 QB0 QH0

1 QAn QGn

0 QAn QGn

0 QAn QGn

QA

QB

QC

QD

QE

QF

QG

QH

3

4

5

6

12

13

A

B

1

2

CLR

CLK

9

8

10

11

0 X X X

1 0 X X

1 1 1

1 0 X

1 X 0

41 42

InputsSH/LD CLKINH CLK SER A …

H

OutputQA QB … QH

IC 74165: PISO – Thanh ghi dịch song song thaønh nối tiếp

a b h

QA0 QB0 QH0

1 QAn QGn

0 QAn QGn

QA0 QB0 QH0

0 X X X a … h

1 0 0 X X

1 0 1 X

1 0 0 X

1 1 X X X

QH

QH

ABCDEFGH 9

SH/LDCLK INHCLKSER

1

2

15

10

11

12

13

14

3

4

5

6

7

43 44

12

VI. Heä tuaàn töï coù ngoõ vaøo vaø ngoõ ra:Heä tuaàn töï ñöôïc chia thaønh 2 loïai tuøy thuoäc vaøo tính

chaát cuûa ngoõ ra

X1

X2

Xn

Z1

Z2

Zm

Q+1 D1

D2

Dk

Q+2

Q+k

Q1

Q2

Qk

HEÄ TOÅ HÔÏP

NGOÕ RANGOÕ VAØO

Clock

* Kieåu MEALY:

Traïng thaùi keá tieáp = F (traïng thaùi hieän taïi Qi vaø caùc ngoõ vaøo Xj)Giaù trò ngoõ ra = G (traïng thaùi hieän taïi Qi vaø caùc ngoõ vaøo Xj)

45 46

* Kieåu MOORE:

X1

X2

Xn

Z1

Z2

Zm

Q+1 D1

D2

Dk

Q+2

Q+k

Q1

Q2

Qk

HEÄ TOÅ HÔÏPCHO NGOÕ VAØO

Clock

Q1

Q2

Qk

HEÄ TOÅ HÔÏPCHO NGOÕ RA

Traïng thaùi keá tieáp = F (traïng thaùi hieän taïi Qi vaø caùc ngoõ vaøo Xj)Giaù trò ngoõ ra = G (traïng thaùi hieän taïi Qi)

47

S0

0

S3

0

S2

1

S1

1

X = 0

0

0

0

1

1

1

1

48

13

Thieát keá:

S0

S2 S1 S3

00

11

00

11

11

10

00

01

XZ =

Gaùn traïng thaùi:S0 : Q1Q0 = 00 S1 : Q1Q0 = 01S2 : Q1Q0 = 10 S3 : Q1Q0 = 11

X Q1 Q0 Z Q+1 Q+

0

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

0 0 01 0 10 1 00 1 11 0 10 1 01 0 01 0 1

X Q1Q0

Z

0

1

00 01 11 10

1

11

1

D1 = X Q1 + X Q1 Q0

= X ⊕⊕⊕⊕ (Q1 Q0)

Z = X Q1 + X Q0 + X Q1 Q0

D0 = Q0 ⊕⊕⊕⊕ (X Q1) 49

D1 = X Q1 + X Q1 Q0Z = X ⊕⊕⊕⊕ (Q1 Q0) D0 = Q0 ⊕⊕⊕⊕ (X Q1)

CK

D0

Ck0

Q0

Q

0

D1

Ck1

Q1

Q

1

XZ

50

1

BÀI TẬP

CHƯƠNG 1: LÝ THUYẾT BÁN DẪN

1-1: Một thanh Si có mật độ electron trong bán dẫn thuầnni = 1.5x1016 e/m3. Cho độ linh động của electron và lỗtrống lần lượt là n= 0.14m2/vs và p = 0.05m2/vs. Giả sửđiện trường là đồng bộ trên toàn bộ thanh bán dẫn. Tính:

a) Vận tốc electron tự do và lỗ trốngb) Mật độ dòng electron tự do, lỗ trống và mật độ dòng

tổngc) Điện dẫn suất và điện trở của thanh bán dẫnd) Dòng điện chạy trong thanh bán dẫn

1-2: Một thanh Si như hình có mật độ electron trong bándẫn thuần ni = 1.5x1016 e/m3 bị kích thích cho đến khi mậtđộ lỗ trống là 8.5x1021 lỗ/m3. Cho độ linh động củaelectron và lỗ trống lần lượt là n= 0.14m2/vs và p =0.05m2/vs. Giả sử điện trường là đồng bộ trên toàn bộthanh bán dẫn. Tính:

e) Vận tốc electron tự do và lỗ trốngf) Mật độ dòng electron tự do, lỗ trống và mật độ dòng

tổngg) Điện dẫn suất và điện trở của thanh bán dẫnh) Dòng điện chạy trong thanh bán dẫn

1-3: Một chuyển tiếp PN silicon được tạo nên từ bán dẫn loại P có NA = 1023acceptor/m3

và bán dẫn loại N có ND = 1.2x1021 donor/m3. Tìm điện thế nhiệt và điện thế hàng ràocủa chuyển tiếp PN này.

1-4: Một diode silicon có dòng bão hoà là 0.1pA ở 20oC. Tìm dòng qua diode khi nóđược phân cực thuận ở 0.55V. Tính lại dòng qua diode khi t = 100oC. Giả sử n = 1.

1-5: Dòng phân cực thuận trong chuyển tiếp PN là 1.5mA ở 27oC. Nếu Is = 2.4x10-14Avà n = 1, tìm điện áp phân cực thuận.

1-6: Dòng thuận trong một chuyển tiếp PN là 22mA khi áp phân cực thuận là 0.64V. NếuVT = 26mV và n = 1, tìm Is.

0.8cm

2cm

2cm

V = 20V

0.6cm

2cm

2cm

V = 15V

2

CHƯƠNG 2: DIODE BÁN DẪN

2-1 Sử dụng đặc tuyến V-A ở hình 1-1, hãy xác định (bằng hình vẽ) giá trị điện trở ACgần đúng khi dòng qua diode là 0,1 mA. Làm lại với điện áp trên diode là 0,64 V. Diodenày là silicon hay germanium?

Hình 1-1 (Bài tập 1-1)ĐS ≈320 Ω; ≈16 Ω; silicon.2-2 Xác định điện trở DC của diode tại các điểm được chỉ ra ở bài tập 1-1.ĐS 5,4 kΩ; 183 Ω2-3 Xác định (bằng công thức) điện trở AC gần đúng của diode tại các điểm được chỉ ra ởbài tập 1-1 (bỏ qua điện trở bulk).ĐS 260 Ω; 7,43 Ω2-4 Một diode có dòng điện 440 nA chạy từ cathode sang anode khi phân cực ngược vớiđiện áp là 8V. Tìm điện trở DC của diode?ĐS 18,18 MΩ2-5 Cho mạch ở hình 1-2. Khi chỉnh điện trở có giá trị 230 Ω thì đo được điện áp là 0,68V. Khi chỉnh điện trở có giá trị 150 Ω thì đo được điện áp là 0,69 V. Trong cá hai trườnghợp, nguồn áp DC cố định là 10 V.

a. Hỏi điện trở DC của diode là bao nhiêu ở mỗi lần đo?b. Hỏi điện trở AC của diode là bao nhiêu khi thay đổi điện áp trên diode từ 0,68

V lên 0,69 V?

Hình 1-2 (Bài tập 1-5)

3

ĐS (a) 36,20 Ω; 24,01 Ω (b) 1,005 Ω2-6 Cho mạch ở hình 1-3. Xác định điện áp rơi trên diode và điện trở DC? Biết rằng điệntrở R = 220 Ω và I = 51,63 mA

Hình 1-3 (Bài tập 1-6)ĐS 0,6414 V; 12,42 Ω2-7 Cho mạch như hình 1-4. Cho điện áp rơi trên diode Si phân cực thuận là 0,7 V vàđiện áp rơi trên diode Ge phân cực thuận là 0,3 V. Giá trị nguồn áp là 9V.

a. Nếu diode D1 và D2 là diode Si. Tìm dòng I?b. Làm lại câu (a) nếu D1 là Si và D2 là Ge.

Hình 1-4 (Bài tập 1-7)ĐS (a) 7,6 mA; (b) 8 mA2-8 Cho mạch như hình 1-5. Cho diode loại germanium (điện áp rơi phân cực thuận là 0,3V). Hãy xác định sai số phần trăm do việc bỏ qua điện áp rơi trên diode khi tính dòng Itrong mạch. Biết rằng áp là 3V và điện trở là 470 Ω.

Hình 1-5 (Bài tâp 1-8)ĐS 11,11%2-9 Cho mạch ở hình 1-6. Cho Vγ = 0,65 V; E = 2 V; e = 0,25sinωt; R = 1,25 kΩ.

a. Tìm dòng DC qua diode.b. Tìm điện trở AC của diode (giả sử diode ở nhiệt độ phòng).c. Viết biểu thức toán học (hàm theo thời gian) của dòng điện và điện áp tổng

cộng trên diode.d. Giá trị dòng tối thiểu và tối đa qua diode là bao nhiêu?

Hình 1-6 (Bài tập 1-9)ĐS (a) 1,08 mA; (b) 24,07 Ω; (c) i(t)=1,08+0,1962sinωt [mA]; vD(t)=0,65+0,00472sinωt[V]; (d) imax=1,276 mA; imin=0,8838 mA

4

R2600

M

N

R1400

RLVs D2

12

2-10 Hình 1-7 là đặc tuyến V-A của diode trên mạch ở hình 1-19.a. Viết phương trình đường tải và vẽ lên hình.b. Xác định (bằng hình vẽ) điện áp và dòng điện diode tại điểm tĩnh Q.c. Xác định điện trở DC tại điểm Q.d. Xác định (bằng hình vẽ) giá trị dòng qua diode tối thiểu và tối đa.e. Xác định điện trở AC của diode.

Hình 1-7 (Bài tập 1-10)ĐS (a) I = -8.10-4.V + 1,6.10-3; (b) ID ≈ 1,12 mA; vD ≈ 0,62 V; (c) 554 Ω; (d) Imax ≈ 1,3mA; Imin ≈ 0,82 mA; (e) 31,25 Ω2-11 Diode Si trên mạch hình 1-8 có đặc tuyến lý tưởng(Vγ = 0.7V). Tìm giá trị đỉnh củadòng i(t) và áp v(t) trên điện trở. Vẽ dạng sóng cho e(t), i(t) và v(t).

Hình 1-8 (Bài tập 1-11)ĐS Ip = -15,3 mA; VRP = -15,3 V2-12 Diode nào trên hình 1-9 phân cực thuận và diode nào phân cực ngược?

Hình 1-9 (Bài tập 1-12)ĐS (a) (c) (d) phân cực thuận; (b) phân cực ngược2-13: Cho mạch ổn áp như hình 3:Zener có Vz = 12V khi 6mA <= Iz <= 40mA;R1 = 400 , R2 = 600

a) Tính mạch Thevenin nhìn từ MN về nguồn theoVs, R1, R2

5

b) Cho Vs = 40V, tính tầm thay đổi của RL để áp trên tải vẫn giữ ổn định ở 12Vc) Cho RL = 1K, tính khoảng thay đổi của Vs để áp trên tải vẫn giữ ổn định ở 12V

2.14: Cho mạch như hình vẽ, diode zener có Vz = 15V,Izmin = 10mA, Izmax = 50mANguồn Vs không ổn định có giá trị thay đổi từ 20V đến30V. Tải RL có giá trị thay đổi từ 2K đến 5K.Tính tầm thay đổi của tài Ri để áp trên tải RL vẫn ổn địnhở 15V

Ri

RLVs D2

12

6

CHƯƠNG 3: TRANSITOR

3-1 Nếu dòng điện cực phát của BJT là 12,12 mA, cho β = 100, tìm dòng điện cực nền.ĐS 0,12 mA3-2 Nếu BJT có dòng điện rò (ICBO) là 5 μA và dòng điện cực thu là 22 mA, = 200 ,tìm:

a. α (chính xác)b. dòng điện cực phátc. α (gần đúng), khi bỏ qua ICBO

ĐS (a) 0,995; (b) 22,1055 mA; (c) 0,99523-3 Cho họ đặc tuyến vào CB của BJT như hình 3-1. Nếu α = 0,95, tìm IC khi VBE = 0,72V và VCB = 10V.

Hình 3-1 (Bài tập 3-3)ĐS ≈ 7,6 mA3-4 Một BJT có ICBO = 0,1 μA và ICEO = 16 μA. Tìm α.ĐS 0,993753-5 Một BJT NPN có họ đặc tuyến vào CE như hình 3-2 và họ đặc tuyến ra CE như hình3-3.

a. Tìm IC khi VBE = 0,7 V và VCE = 20Vb. Tìm β tại điểm này (bỏ qua dòng điện rò)

ĐS (a) ≈ 0,95; (b) ≈ 953-6 Trên mạch hình 3-4, tìm:

a. IC khi VCB = 10Vb. VCB khi IC = 1 mA

ĐS (a) 1,515 mA; (b) 11,7 V3-7 BJT Si trên hình 3-5 có họ đặc tuyến ra CB như hình 3-6.

a. Vẽ đường tải lên họ đặc tuyến này và xác định (bằng đồ thị) VCB và IC tại điểmphân cực.

b. Xác định điểm phân cực mà không dùng họ đặc tuyến.ĐS (a) 19,5 mA; 4,2 V (gần đúng); (b) 20 mA; 4 V

7




Hình 3-5 (Bài tập 3-7)3-8 Trên mạch hình 3-7, tìm:

a. VCE khi IC = 1,5 mAb. IC khi VCE = 12 V

8

c. VCE khi IC = 0ĐS (a) 16,95 V; (b) 2, 55 mA; (c) 24 V


Hình 3-7 (Bài tập 3-8)3-9 BJT Si trên hình 3-8 có họ đặc tuyến ra CE như hình 3-9, giả sử β = 105.

a. Vẽ đường tải trên họ đặc tuyến này và xác định (bằng đồ thị) VCE và IC tại điểmphân cực.

b. Tìm giá trị gần đúng của ICEO của transistor.c. Tính VCE và IC tại điểm phân cực mà không sử dụng họ đặc tuyến.


9

Hình 3-9 (Bài tập 3-9)ĐS (a) 42,5 mA; 3,8 V (gần đúng); (b) 1 mA (gần đúng); (c) 42 mA; 3,8 V3-10 Tìm giá trị của RB trong mạch hình 3-10 làm cho transistor Si bão hòa. Giả sử rằngβ = 100 và VCES = 0,3 V.ĐS 209,86 KΩ

Hình 3-10 (Bài tập 3-10)3-11 Ngõ vào mạch hình 3-11 là một xung 0 – E (V). Nếu BJT Si có β = 120; VCES = 0,tìm giá trị của E để BJT hoạt động ở chế độ khóa (lớp D).

Hình 3-11 (Bài tập 3-11)ĐS ≥ 10 V3-12 Tìm giá trị tĩnh của IC và VCE trong mạch ở hình 3-12.

10

Hình 3-12 (Bài tập 3-12)ĐS 1,98 mA; 10,05 V3-13 Giá trị của IC trong mạch hình 3-12 sẽ bằng bao nhiêu nếu β thay đổi từ 120 thành300. Phần trăm thay đổi của IC là bao nhiêu?ĐS 2 mA; 1,01%2-14 a. Tìm giá trị độ lợi áp toàn phần (vL / vS) của tầng khuếch đại ở hình 3-13

b. Độ lợi này sẽ thay đổi bao nhiêu phần trăm nếu giá trị tĩnh của dòng điện tăng10%.

Hình 3-13 (Bài tập 3-14)ĐS (a) -183,8; (b) 9,8%

2-15 Cho mạch hình 3.14a. Tính điểm tĩnh Q của BJTb. Tìm điện áp hiệu dụng (rms) trên

tải vL ở mạch hình 3-14.c. Làm lại câu a nếu bỏ đi tụ thoát

CE.

ĐS (a) 1,12 V rms; (b) 18,25 mV rms


11

2-16 BJT ở mạch hình 3-15 có họ đặc tuyến ra CE như hình 3-16.a. Vẽ đường tải DC và đường tải AC lên họ đặc tuyến ra.b. Xác định độ lợi áp của mạch nếu nguồn áp vào 24 mV p-p làm cho dòng điệncực nền thay đổi 20 μA


Hình 3-16 (Bài tập 3-16)ĐS (b) -58,32-17 BJT Si trong tầng khuấch đại trên mạch hình 3-17 có α = 0,99 và điện trở cực C làrc = 2,5 MΩ. Tìm:

a. Điện trở vào của tầng khuếch đại.b. Điện trở ra của tầng khuếch đại.c. Độ lợi áp của tầng khuếch đại.d. Độ lợi dòng của tầng khuếch đại.

12

Hình 3-17 (Bài tập 3-17)ĐS (a) 23,06 Ω; (b) 19 KΩ; (c) 433,65; (d) 0,992-18 Tìm độ lợi áp của mạch khuếch đại ở hình 3-18, biết transistor là loại Ge.

Hình 3-18 (Bài tập 3-18)ĐS 195,272-19 Tìm điện áp hiệu dụng (rms) trên tải vL ở mạch khuếch đại hình 3-19 khi RL cógiá trị là:

a. 1 KΩb. 10 KΩc. 100 KΩ

Cho biết β = 100.

Hình 3-19 (Bài tập 3-19)ĐS (a) 0,59 V rms; (b) 1,91 V rms; (c) 2,46 V rms2-20 a. Cho mạch khuếch đại ở hình 3-20, tìm giá trị của RB để ngõ ra dao động p-p tốiđa.

b. Giá trị p-p tối đa của vS là bao nhiêu với RB tìm được ở câu a.

13

Hình 3-20 (Bài tập 3-20)ĐS (a) 601,7 KΩ; (b) 58,08 mV p-p2-21 Cho mạch khuếch đại ở hình 3-21, tìm:

a. Điện trở vào của tầng khuếch đại.b. Điện trở ra của tầng khuếch đại.c. Độ lợi áp của tầng khuếch đại.d. Độ lợi áp toàn phần của tầng khuếch đại.

Hinh 3-21 (Bài tập 3-21)ĐS2-22 Tìm điện áp ra ở mạch hình 3-22.

Hình 3-22 (Bài tập 3-22)ĐS2-23 Tìm hỗ dẫn của transistor trên mạch hình 3-23 ở nhiệt độ phòng, khi:

a. RB = 330 KΩ và β = 50b. RB = 330 KΩ và β = 150c. RB = 220 KΩ và β = 50

Hinh 3-23 (Bài tập 3-23)2-24 Vẽ sơ đồ mạch tương đương về AC của mạch khuếch đại ở hình 3-24 sử dụng môhình hỗ dẫn của transistor,biết rằng β = 100

14

= 0.99

Hình 3-24 (Bài tập 3-24)ĐS βre = 1,08 KΩ; gm = 92,47 mS2-25 Cho mạch hình 3.25

a) Tìm R1, R2 để ngỏ ra đạt điều kiện maxswing (biên độ cực đại không bị méodạng).

b) Tìm dòng tải IL và dòng collector IC xoay chiều trong trường hợp này:c) Tính độ lợi dòng Ai = IL/II

R2

C3 -> oo

R1

Rc900

Ii

Q1

Re100

Vcc = 10V

0

RL

900

C1 -> oo

C2 --> oo

Hình 3-25 (Bài tập 3-25)3-26 Cho mạch hình 3.26, cho = 100.

a) Tìm Rc để điện áp ngỏ ra cực đại (điều kiện maxswing)b) Tính điểm Q và biên độ điện áp ngỏ ra khi đóc) Tính Rin, Rout khi đó

RL

1K

C1 -> oo

Vcc = 10V

R1

1K

R2

9K

Re100Ii

C2 --> oo

0

C3 -> oo Q1

Rc

IL

Rin

Rout


15

2-26 Cho mạch hình 3-27, cho = 100a) Tính điểm tĩnh Q của mạchb) Tìm biên độ cực đại không méo dạng của điện áp vL.

c) Tính A = VL/Ii, Rin, Rout

Re2K

R2

20KC1 -> oo

RL

1K

-

C2 -> oo

0

R1

5K VL

Vcc = 25V

Q1

+

Rc

1K

Ii

Hình 3-27 (Bài tập 3-27)Rin RoutRin

Bài tập chương 5

1. Tìm vo

a/.

b/.

c/.

d/.

e/.

f/.

2. Tìm vo theo Vi

3. Tìm vo1, vo2 theo V1

4. Tìm Vo theo Vi

5. Tìm vo1,vo2 và io theo V1,V2

6. Tìm VL và Vo2 theo Vi

7. Tìm Vo1,Vo2 và VL theo Vi

8. Tìm Vo1 và Vo theo V1,V2,V3,V4

9. Tìm Vo1 và Vo theo Vref

10. Tìm Vo theo V1,V2

11. Tìm Vo theo V1,V2

BÀI TẬP KỸ THUẬT SỐ

Chương 1: Các hệ thống số đếm 1-1 Biểu diễn các số sau trong hệ nhị phân (binary)

a. 23 b. 14 c. 27 d. 34

ĐS 1-2 Biểu diễn các số sau trong hệ nhị phân (binary)

a. 23H b. 14H c. C06AH d. 5DEFH

ĐS 1-3 Biểu diễn các số sau trong hệ thập phân (decimal)

a. 01101001B b. 01111111B c. 10000000B d. 11111111B

ĐS 1-4 Biểu diễn các số sau trong hệ thập phân (decimal)

a. 1FH b. 10H c. FFH d. 03H

ĐS 1-5 Biểu diễn các số sau trong hệ thập lục phân (hex)

a. 100 b. 128 c. 127 d. 256

ĐS 1-6 Biểu diễn các số sau trong hệ thập lục phân (hex)

a. 01111100B b. 10110001B c. 111100101011100000B d. 0110110100110111101B

ĐS 1-7 Biểu diễn các số cho ở bài 1-1 và 1-3 thành hệ thập lục phân (hex). 1-8 Biểu diễn các số cho ở bài 1-2 và 1-6 thành hệ thập phân (decimal). 1-9 Biểu diễn các số cho ở bài 1-4 và 1-5 thành hệ nhị phân (binary). 1-10 Đổi các số sau sang hệ nhị phân

a. 27,625 b. 12,6875 c. 6,345 d. 7,69

ĐS

1-11 Đổi các số sau sang hệ bát phân (octal) a. 1023H b. ABCDH c. 5EF,7AH d. C3,BF2H

1-12 Đổi các giá trị sau thành byte a. 2KB b. 4MB c. 128MB d. 1GB

ĐS 1-13 Lấy bù 1 các số sau

a. 01111010B b. 11101001B c. 00000000B d. 11111111B


a. 10101100B b. 01010100B c. 00000000B d. 11111111B


a. 3 b. 14 c. 26 d. 73


a. 7 b. 25 c. 62 d. 38

ĐS 1-17 Biểu diễn các số sau trong hệ nhị phân có dấu 4 bit

a. 5 b. -5 c. 7 d. -8

ĐS 1-18 Biểu diễn các số sau trong hệ nhị phân có dấu 8 bit

a. 5 b. -5 c. 34 d. -26 e. -128 f. 64 g. 127

ĐS

1-19 Cho các số nhị phân có dấu sau, hãy tìm giá trị của chúng a. 0111B b. 1000B c. 0000B d. 1111B e. 0011B f. 1100B g. 0111111B h. 00000000B i. 11111111B j. 10000000B

ĐS 1-20 Cho các số nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) số nhị phân không dấu; (ii) số nhị phân có dấu

a. 0000B b. 0001B c. 0111B d. 1000B e. 1001B f. 1110B g. 1111B

ĐS 1-21 Biểu diễn các số sau thành mã BCD (còn gọi là mã BCD 8421 hay mã BCD chuẩn)

a. 2 b. 9 c. 10 d. 255

ĐS 1-22 Làm lại bài 1-21, nhưng đổi thành mã BCD 2421 (còn gọi là mã 2421) ĐS 1-23 Làm lại bài 1-21, nhưng đổi thành mã BCD quá 3 (còn gọi là mã quá 3 – XS3) ĐS 1-24 Cho các mã nhị phân sau, hãy đổi sang mã Gray

a. 0111B b. 1000B c. 01101110B d. 11000101B

ĐS 1-25 Cho các mã Gray sau, hãy đổi sang mã nhị phân

a. 0110B b. 1111B c. 11010001B d. 00100111B

ĐS 1-26 Cho các mã nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) số nhị phân không dấu; (ii) số nhị phân có dấu; (iii) mã BCD; (iv) mã 2421; (v) mã quá 3; (vi) mã Gray

a. 1000011B b. 110101B

c. 1101100B d. 01000010B

ĐS 1-27 Làm lại bài 1-26 với

a. 10000101B b. 0101101B c. 10000000B d. 01111111B

ĐS 1-28 Thực hiện các phép toán sau trên số nhị phân có dấu 4 bit

a. 3+4 b. 4-5 c. -8+2 d. -4-3

1-29 Thực hiện các phép toán sau trên số nhị phân có dấu 4 bit, nếu kết quả bị tràn thì tìm cách khắc phục

a. 5-7 b. 5+7 c. -2+6 d. -1-8

1-30 Thực hiện các phép toán sau trên số nhị phân có dấu 8 bit và cho biết kết quả có bị tràn hay không

a. 15+109 b. 127-64 c. 64+64 d. -32-96

ĐS 1-31 Thực hiện các phép toán sau trên số BCD

a. 36+45 b. 47+39 c. 66-41 d. 93-39 e. 47-48 f. 16-40

Chương 2: Đại số Boole 2-1 Chứng minh các đẳng thức sau bằng đại số

a. ))()(( DBCADADCBDABA +++=++ b. ))()(( DBCBCABDACBDC +++=++ c. ))(( ZYZXZXXYZ ++=++ d. BABA ⊕=⊕ e. ABCCBAAB =⊕⊕ )(

2-2 Cho bảng chân trị sau C B A F1 F20 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0

a. Viết biểu thức của hàm F1 và F2 b. Viết biểu thức hàm F1 dưới dạng tích các tổng (POS) c. Viết biểu thức hàm F2 dưới dạng tổng các tích (SOP) d. Viết hàm F1 dưới dạng Σ và Π e. Viết hàm F2 dưới dạng Σ và Π

2-3 Cho bảng chân trị sau A B C F1 F20 0 0 1 1 0 0 1 0 X 0 1 0 X 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 X 1 1 0 X X 1 1 1 0 0

a. Viết biểu thức các hàm F1 và F2 b. Viết dạng Σ và Π cho hàm F1 và F2

2-4 Cho các hàm sau

))()((),,,(

.),,,(

2

1

DBDCADCBDCBAF

CAACDDBADBCADCBAF

+++++=

+++=

Hãy lập bảng chân trị của F1 và F2 2-5 Cho các hàm sau

∏∑

=

+=

)8,7,6,0().15,14,12,11,5,4,3,1(),,,(

)15,13,3()12,8,6,4,2,1,0(),,,(

2

1

dDCBAF

dDCBAF

Hãy lập bảng chân trị của F1 và F2 2-6 Cho giản đồ xung sau

a. Viết biểu thức các hàm F1, F2 và F3 b. Viết dạng Σ và Π cho hàm F1, F2 và F3

2-7 Cho bảng chân trị sau A B C D F1 F20 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 1 X X X 1 0

a. Viết biểu thức các hàm F1 và F2 b. Viết dạng Σ và Π cho hàm F1 và F2

2-8 Biểu diễn các hàm đã cho trong các bài từ 2-2 đến 2-7 trên bìa Karnaugh 2-9 Cho sơ đồ mạch sau, hãy viết biểu thức chuẩn 1 và 2 của F1 và F2

Y

Z

F1

F2

X

2-10 Cho sơ đồ mạch và giản đồ xung các tín hiệu vào như sau, hãy vẽ dạng tín hiệu F.

ABC F

A

B

C

D

F1

F2

F3

2-11 Cho sơ đồ mạch như sau

A

B

E

D

Y1

Y3

Y2

Y0

Lập bảng chân trị và viết các hàm trong các trường hợp sau

a. E=0 và D=0 b. E=0

2-12 Tìm dạng chuấn 1 và 2 của các hàm sau

CBABACBAF

BACACBAF

ZXXYZYXF

XZYZXYZYXF

+⊕=

++=

+=

++=

)(),,(

),,(

),,(

),,(

4

3

2

1

2-13 Dùng bìa Karnaugh rút gọn các hàm sau

∏

∏∑

=

++⊕++=

=

=

)30,16,13().29,28,25,22,21,20,14,12,9,6,5,4,3,1(),,,,(

)(),,,(

)7,6,5,4,3,2,1(.)0(),,(

)14,12,10,8,5,4,2,1,0(),,,(

4

3

2

1

dEDCBAF

DCABCDCABADCBADCBAF

dCBAF

DCBAF

2-14 Dùng bìa Karnaugh rút gọn các hàm sau )5,3()15,9,7,4,2,1(),,,(1 dDCBAF += ∑

∑= )15,14,11,10,8,5,4,2,1,0(),,,(2 DCBAF

)10,0(.)15,13,8,7,5,2(),,,(3 dDCBAF ∏=

∏= )13,12,10,8,6,5,4,2,0(),,,(4 DCBAF 2-15 Cho hàm F(A,B,C,D) biểu diễn trên giản đồ xung như sau

A

B

C

a. Viết biểu thức chuẩn 2 của hàm F b. Biểu diễn hàm trên bìa Karnaugh c. Rút gọn hàm F và vẽ mạch thực hiện chỉ dùng cổng NAND

2-16 Rút gọn hàm sau và thực hiện bằng cổng NAND 2 ngõ vào )13,11,8()14,12,10,9,6,4(),,,( dDCBAF += ∑

2-17 Rút gọn hàm sau và thực hiện bằng cổng NOR 2 ngõ vào )15,13,7(.)11,10,9,6,4,3,2,0(),,,( dDCBAF ∏=

2-14 Thực hiện hàm DCADCBDCBAF ++= )(),,,( chỉ dùng cổng NAND 2-15 Thực hiện hàm ))((),,,( BCDCBADCBAF ++= chỉ dùng cổng NOR 2-16 Cho các hàm sau

CBDBACBCDCDBBADCBAF +⊕+++⊕= )(),,,(1

DBADCCADCBAF +++= ))((),,,(2

)(),,,(3 DCBABDBADCBAF ++= a. Hãy biểu diễn các hàm trên bìa Karnaugh b. Viết biểu thức tích các tổng (POS) cho các hàm c. Rút gọn và vẽ mạch thực hiện dùng toàn cổng NAND

2-17 Cho các hàm sau

∏∑

=

+=

)13,11,0().15,14,12,10,9,8,3,2(),,,(

)14,12,5()8,7,6,4,3,2,0(),,,(

2

1

dDCBAF

dDCBAF

a. Rút gọn hàm F1 và thực hiện F1 dùng cấu trúc cổng AND-OR b. Rút gọn hàm F2 và thực hiện F2 dùng cấu trúc cổng OR-AND c. Thực hiện F1 dùng cấu trúc toàn NAND d. Thực hiện F2 dùng cấu trúc toàn NOR

2-18 Cho bảng chân trị sau

G1 G2 X2 X1 X0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 X X X X 0 0 0 0 0 0 0 0 X 1 X X X 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 1 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 1

A

B

C

D

F

a. Viết biểu thức các hàm Y0 đến Y7 b. Vẽ sơ đồ logic của các hàm trên

Chương 3: Hệ tổ hợp 3-1 Cho một hệ tổ hợp hoạt động theo bảng sau

E X1 X0 Y0 Y1 Y2 Y31 X X 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1

a. Thiết kế hệ tổ hợp này dùng cổng bất kỳ b. Dùng hệ tổ hợp đã thiết kế ở câu a (vẽ ở dạng sơ đồ khối) và các cổng logic

thực hiện hàm ∑= )6,4(),,( CBAF

3-2 Thiết kế mạch giải mã 2421 thành thập phân (mã 1 trong 10) a. Thực hiện bằng cổng logic b. Thực hiện bằng mạch giải mã (decoder) 4 16 có ngõ ra tích cực mức 1

3-3 Thiết kế mạch cộng bán phần (HA) thực hiện bằng cổng logic. Sau đó, chỉ dùng HA (vẽ ở dạng sơ đồ khối) để thực hiện phép tính (x+1)2, biết rằng x là số nhị phân 2 bit (x = x1x0). 3-4 Một mạch tổ hợp có 5 ngõ vào A, B, C, D, E và một ngõ ra Y. Ngõ vào là một từ mã thuộc bộ mã như sau

E D C B A0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1

a. Thiết kế mạch tổ hợp dùng cổng AND-OR sao cho Y=1 khi ngõ vào là một từ mã đúng và Y=0 khi ngõ vào là một từ mã sai.

b. Thực hiện lại câu a chỉ dùng toàn cổng NAND 3-5 Cho một hệ tổ hợp hoạt động theo bảng sau

E X1 X0 Y0 Y1 Y2 Y31 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0

a. Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 ngõ vào b. Dùng hệ tổ hợp đã thiết kế ở câu a (vẽ ở dạng sơ đồ khối) và một cổng AND 2

ngõ vào để thực hiện một hệ tổ hợp hoạt động theo giản đồ xung như sau (với U, V, W là các ngõ vào; Z là ngõ ra)

3-6 Thực hiện mạch cộng toàn phần (FA) trên cơ sở mạch chọn kênh (Mux) 4 1 3-7 Lập bảng chân trị của mạch chọn kênh (Mux) 16 1. Sau đó, thực hiện mạch chọn kênh 16 1 trên cơ sở mạch chọn kênh 4 1. 3-8 Cho 4 bộ mã như sau

A=a3a2a1a0 B=b3b2b1b0 C=c3c2c1c0 D=d3d2d1d0

Hãy thiết kế mạch chọn mã (với Y= y3y2y1y0 là ngõ ra) trên cơ sở mạch chọn kênh 4 1 theo bảng chân trị sau

x1 x0 Y0 0 A0 1 B 1 0 C 1 1 D

3-9 Thiết kế mạch chuyển mã quá 3 thành nhị phân chỉ dùng vi mạch 7483 (mạch cộng 4 bit ). 3-10 Thiết kế mạch chuyển mã BCD 2 decade thành nhị phân chỉ dùng vi mạch 7483 (mạch cộng 4 bit ). 3-11 Thiết kế mạch giải mã BCD thành mã LED 7 đoạn anode chung dùng cổng logic 3-12 Làm lại bài trên dùng vi mạch 74154 (mạch giải mã 4 16) và các cổng cần thiết 3-13 Thiết kế mạch trừ hai số một bit, trong đó V là biến điều khiển, Ci-1 là số mượn ngõ vào, Ci là số mượn ngõ ra. Khi V=0 thì mạch thực hiện D=A-B, khi V=1 thì thực hiện D=B-A 3-14 Thiết kế mạch trừ hai số 3 bit A và B với biến điều khiển V, dựa trên cơ sở mạch trừ hai số một bit ở bài trên. 3-15 Thiết kế mạch trừ hai số 3 bit A và B sao cho kết quả luôn luôn dương. 3-16 Thiết kế mạch cộng/trừ hai số nhị phân 4 bit X và Y dùng vi mạch 7483 (mạch cộng 4 bit) và các cổng logic (nếu cần). Mạch có tín hiệu điều khiển là v, khi v=0 mạch thực hiện X+Y, khi v=1 mạch thực hiện X-Y 3-17 Chỉ sử dụng mạch cộng toàn phần FA, hãy thiết kế hệ tổ hợp có bảng chân trị sau

x1 x0 y0 y1 y2 y3 0 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 1

3-18 Dùng vi mạch 7483 (mạch cộng 4 bit) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động như sau

U

V

W

Z

Nếu C=0 thì y3y2y1y0 = x3x2x1x0 Nếu C=1 thì y3y2y1y0 = bù 2 của x3x2x1x0 3-19 Cho hàm F với 4 biến vào. Hàm có trị bằng 1 nếu số lượng biến vào có trị bằng 1 nhiều hơn hoặc bằng số lượng biến có trị bằng 0. Ngược lại, hàm có trị bằng 0.

a. Hãy biểu diễn hàm trên bìa Karnaugh b. Rút gọn hàm và vẽ mạch thực hiện dùng toàn cổng NAND

3-20 Thiết kế mạch chuyển mã nhị phân 4 bit sang mã BCD chỉ dùng vi mạch so sánh 4 bit (ngõ ra tích cực cao) và vi mạch cộng toàn phần FA. 3-21 Thiết kế mạch chuyển mã Gray 4 bit sang mã nhị phân, sử dụng

a. Các cổng logic. b. Mạch giải mã (decoder) 4 16.

3-22 Thiết kế mạch chuyển mã BCD thành 7421 sử dụng decoder 4 16 có ngõ ra tích cực mức 0 và không quá 4 cổng NAND. 3-23

a. Thiết kế mạch so sánh hai số nhị phân một bit A và B với các ngõ ra tích cực mức 1 sử dụng cổng logic.

b. Thiết kế mạch so sánh hai số nhị phân 4 bit X=x3x2x1x0 và Y=y3y2y1y0 sử dụng cổng logic. Biết rằng ngõ ra F=1 khi X=Y và F=0 khi X≠Y.

c. Thực hiện mạch ở câu (b) chỉ dùng mạch so sánh đã thiết kế ở câu (a) và mộ cổng AND. Vẽ mạch ở dạng sơ đồ chức năng .

3-24 Mạch tổ hợp có chức năng chuyển từ mã BCD thành mã BCD quá 3. a. Thiết kế mạch sử dụng cấu trúc NOR-NOR. b. Thiết kế mạch sử dụng vi mạch 7483 (mạch cộng 4 bit).

3-25 Sử dụng các mạch chọn kênh (Mux) 8 1 và mạch chọn kênh 4 1 để thiết kế mạch chọn kênh 32 1. 3-26 Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu trị thập phân tương ứng với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0.

a. Lập bảng chân trị cho hàm F. b. Thực hiện hàm F bằng mạch chọn kênh (Mux) 16 1. c. Thực hiện hàm F bằng mạch chọn kênh (Mux) 8 1 và các cổng (nếu cần). d. Thực hiện hàm F bằng mạch chọn kênh (Mux) 4 1 và các cổng (nếu cần). e. Hãy biểu diễn hàm F trên bìa Karnaugh f. Hãy rút gọn F và thực hiện F chỉ dùng các mạch cộng bán phần HA.

3-27 Cho hàm ACBCABCBAF ++=),,( . Hãy thiết kế mạch thực hiện hàm F chỉ sử dụng

a. Một vi mạch 74138 (decoder 3 8, ngõ ra tích cực thấp) và một cổng có tối đa 4 ngõ vào.

b. Một vi mạch 74153 (mux 4 1, có ngõ cho phép tích cực thấp). c. Hai mạch cộng bán phần HA và một cổng OR.

3-28 Sử dụng một decoder 4 16 không có ngõ cho phép (enable) để thực hiện một decoder 3 8 có ngõ cho phép. Không sử dụng thêm cổng. 3-29 Sử dụng ba mạch chọn kênh (Mux) 2 1 để thực hiện một mạch chọn kênh 4 1. Không dùng thêm cổng.

x3

x2

x1

y3

C

x0

y1

y2

y0

3-30 Sử dụng hai vi mạch 74148 (mạch mã hóa 8 3) để thực hiện một mạch mã hóa (encoder) 16 4.

Chương 4: Hệ tuần tự 4-1 Thiết kế mạch đếm nối tiếp mod 16 đếm lên dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp). 4-2 Thiết kế mạch đếm nối tiếp mod 16 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp). 4-3 Dựa trên kết quả bài 4-1, thiết kế mạch đếm nối tiếp mod 10 đếm lên

0 1 2 … 9 0 … 4-4 Dựa trên kết quả bài 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống

15 14 13 … 6 15 … 4-5 Dựa trên kết quả bài 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống

9 8 7 … 0 9 … 4-6 Nếu sử dụng JK-FF hoặc D-FF thay cho T-FF trong các bài 4-1 và 4-2 thì thay đổi thế nào? 4-7 Thiết kế mạch đếm nối tiếp có nội dung thay đổi theo quy luật của mã 2421, sử dụng JK-FF (xung clock cạnh xuống, ngõ Pr và ngõ Cl tích cực mức cao) 4-8 Thiết kế mạch đếm nối tiếp lên/xuống 4 bit dùng T-FF (xung clock cạnh xuống) với biến điều khiển DU / . Khi DU / =1 thì mạch đếm lên, khi DU / =0 thì mạch đếm xuống. 4-9 Thiết kế mạch đếm song song dùng JK-FF (xung clock cạnh xuống) có dãy đếm như sau

000 010 011 100 110 111 000 … 4-10 Làm lại bài 4-9 với yêu cầu các trạng thái không sử dụng trong dãy đếm được đưa về trạng thái 111 ở xung clock kế tiếp. 4-11 Làm lại bài 4-9 dùng D-FF. 4-12 Làm lại bài 4-9 dùng T-FF. 4-13 Làm lại bài 4-9 dùng SR-FF. 4-14 Thiết kế mạch đếm song song mod 10 có nội dung thay đổi theo quy luật của mã 2421 dùng T-FF. 4-15 Cho mạch đếm sau

1 1

CK

1A B CT Q

Q

CK

PR

CLR

T Q

Q

CK

PR

CLR

T Q

Q

CK

PR

CLR

Hãy vẽ dạng sóng A, B, C theo CK và cho biết dung lượng đếm của mạch 4-16 Cho mạch đếm sau

CBA

0

1

CK

S Q

Q

CK

R

S Q

Q

CK

R

S Q

Q

CK

R

a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF. b. Vẽ graph (giản đồ) trạng thái của bộ đếm. c. Cho biết hệ số đếm của bộ đếm. d. Bộ đếm có tự kích được không? Giải thích?

4-17 Cho mạch đếm sau

A B

CK

T Q

Q

CK

T Q

Q

CK

T Q

Q

CK

a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF. b. Lập bảng trạng thái chuyển đổi của mạch. c. Vẽ graph (giản đồ) trạng thái của bộ đếm. d. Bộ đếm có tự kích được không? Giải thích?

4-18 Cho mạch đếm sau

CK

A BT Q

Q

CK

T Q

Q

CK

a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF. b. Lập bảng trạng thái chuyển đổi của mạch. c. Vẽ graph (giản đồ) trạng thái của bộ đếm và cho biết hệ số đếm. d. Vẽ giản đồ tín hiệu ra, giả sử trạng thái đầu là AB=11. e. Mạch có cần định trạng thái đầu hay không? Giải thích? f. Nếu cần xây dựng bộ đếm có mod 12 thì cần ghép nối tiếp thêm bao nhiêu FF?

Có bao nhiêu cách ghép và vẽ mạch kết nối mỗi cách ghép. 4-19 Cho mạch đếm sau

BA C

CK

T Q

Q

CK

T Q

Q

CK

T Q

Q

CK

a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF. b. Lập bảng trạng thái chuyển đổi của mạch. c. Vẽ graph (giản đồ) trạng thái của bộ đếm và cho biết hệ số đếm. d. Bộ đếm có tự kích được không? Giải thích? e. Vẽ giản đồ xung ở ngõ ra các FF theo xung CK, biết trạng thái đầu là

ABC=011 4-20 Sử dụng một vi mạch 7490 để thực hiện mạch đếm mod 10. 4-21 Sử dụng một vi mạch 7492 để thực hiện mạch đếm mod 12. 4-22 Sử dụng một vi mạch 7493 để thực hiện mạch đếm mod 16. 4-23 Sử dụng một vi mạch 7490 để thực hiện mạch đếm mod 6. 4-24 Sử dụng hai vi mạch 7490 để thực hiện mạch đếm mod 60.

Phụ lục A: Các vi mạch cổng và FF thông dụng

74LS04

1 2

74LS04

3 4

74LS04

5 6

74LS04

9 8

74LS04

11 10

74LS04

13 12

74LS08

1

23

74LS08

4

56

74LS08

9

108

74LS08

12

1311

74LS00

1

23

74LS00

4

56

74LS00

9

108

74LS00

12

1311

74LS32

1

23

74LS32

4

56

74LS32

9

108

74LS32

12

1311

74LS02

2

31

74LS02

5

64

74LS02

8

910

74LS02

11

1213

74LS86

1

23

74LS86

4

56

74LS86

9

108

74LS86

12

1311

74LS74

2

3

5

6

41

D

CLK

Q

Q

PR

CL

74LS74

12

11

9

8

1013

D

CLK

Q

Q

PR

CL

74LS109

2

4

3

6

7

51

J

CLK

K

Q

Q

PR

CL

74LS109

14

12

13

10

9

1115

J

CLK

K

Q

Q

PR

CL

74LS112

3

1

2

5

6

415

J

CLK

K

Q

Q

PR

CL

74LS112

11

13

12

9

7

1014

J

CLK

K

Q

Q

PR

CL

Phụ lục B: Các vi mạch tổ hợp thông dụng Mạch giải mã (decoder) 2 4, 3 8, 4 16

74LS139

23

1

4567

AB

G

Y0Y1Y2Y3

74LS139

1413

15

1211109

AB

G

Y0Y1Y2Y3 74LS138

123

645

15141312111097

ABC

G1G2AG2B

Y0Y1Y2Y3Y4Y5Y6Y7

74LS154

23222120

1819

12345678910111314151617

ABCD

G1G2

0123456789

101112131415

Mạch mã hóa (encoder) có ưu tiên 8 3, 10 4

74LS148

101112131234

5

976

14

15

01234567

EI

A0A1A2

GS

EO 74LS147

11121312345

10

97614

123456789

ABCD

Mạch chọn kênh (mux) 8 1, 4 1, 2 1

74LS151

4321

15141312

111097

6

5D0D1D2D3D4D5D6D7

ABCG

W

Y

74LS153

6543

10111213

1421

15

7

9

1C01C11C21C3

2C02C12C22C3

AB1G2G

1Y

2Y

74LS157

2356

11101413

115

4

7

9

12

1A1B2A2B3A3B4A4B

A/BG

1Y

2Y

3Y

4Y

Mạch phân kênh (demux) 1 4

74LS155

133

21

1415

76549101112

AB

1G1C

2G2C

1Y01Y11Y21Y32Y02Y12Y22Y3

Mạch cộng nhị phân 4 bit

74LS83

10831

1174

16

13

96215

14

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

Mạch so sánh 4 bit, 8 bit

74LS85

101213159

11141234

765

A0A1A2A3B0B1B2B3A<BiA=BiA>Bi

A<BoA=BoA>Bo

74LS682

2468

11131517

3579

12141618

19

1P0P1P2P3P4P5P6P7

Q0Q1Q2Q3Q4Q5Q6Q7

P=Q

P>Q

Mạch tạo/kiểm tra parity

74LS280

89

10111213124

5

6ABCDEFGHI

EVEN

ODD

Mạch chuyển mã BCD mã LED 7 đoạn anode chung

74LS47

7 131 122 116 104 95 153 14

1 A2 B4 C8 DBI/RBO ERBI FLT G

Mạch đệm 8 bit

74LS244

2468

11131517

119

181614129753

1A11A21A31A42A12A22A32A4

1G2G

1Y11Y21Y31Y42Y12Y22Y32Y4

74LS245

23456789

191

1817161514131211

A1A2A3A4A5A6A7A8

GDIR

B1B2B3B4B5B6B7B8

Phụ lục C: Các vi mạch tuần tự thông dụng Mạch đếm nhị phân 4 bit đồng bộ

74LS393

1

2

3456

A

CLR

QAQBQCQD

74LS393

13

12

111098

A

CLR

QAQBQCQD

74LS163

3456

710291

1413121115

ABCD

ENPENTCLKLOADCLR

QAQBQCQD

RCO

Caùc ngoõ vaøo Caùc ngoõ ra

CLR LOAD ENP ENT CLK AQ BQ CQ DQ

Chöùc naêng

L x x x L L L L Reset veà 0

H L x x D C B A Nhaäp döõ lieäu vaøo

H H x L Khoâng thay ñoåi Khoâng ñeám

H H L x Khoâng thay ñoåi Khoâng ñeám

H H H H Ñeám leân Ñeám

x x x x Khoâng thay ñoåi Khoâng ñeám

RCO (Ripple Carry Out) = ENT.QA.QB.QC.QD

Mạch đếm lên/xuống đồng bộ nhị phân 4 bit

74LS193

151

109

54

1114

3267

1213

ABCD

UPDNLOADCLR

QAQBQCQD

COBO

UP DN LOAD CLR Chöùc naêng

H H L Ñeám leân

H H L Khoâng ñeám

H H L Ñeám xuoáng

H H L Khoâng ñeám

x x L L Nhaäp döõ lieäu vaøo

x x x H Reset veà 0

Mạch đếm mod 10 (mod 2 và mod 5)

74LS90

141

2367

129811

AB

R0(1)R0(2)R9(1)R9(2)

QAQBQCQD

74LS390

14

2

3567

CKACKB

CLR

QAQBQCQD

74LS390

1512

14

1311109

CKACKB

CLR

QAQBQCQD


74LS92

141

67

121198

AB

R0(1)R0(2)

QAQBQCQD


74LS93

141

23

129811

AB

R0(1)R0(2)

QAQBQCQD

Thanh ghi dịch PIPO

74LS174

346

111314

91

257101215

D1D2D3D4D5D6

CLKCLR

Q1Q2Q3Q4Q5Q6

Thanh ghi dịch SIPO

74LS164

12

8

9

345610111213

AB

CLK

CLR

QAQBQCQDQEQFQGQH

Thanh ghi dịch PISO

74LS165

10111213143456

2151

9

7

SERABCDEFGH

CLKINHSH/LD

QH

QH

Thanh ghi dịch trái/ phải PIPO

74LS194

234567

119

101

15141312

SRABCDSL

CLKS0S1CLR

QAQBQCQD

Mạch chốt 8 bit

74LS373

3478

13141718

111

256912151619

D0D1D2D3D4D5D6D7

OCG

Q0Q1Q2Q3Q4Q5Q6Q7

74LS374

3478

13141718

111

256912151619

D0D1D2D3D4D5D6D7

OCCLK

Q0Q1Q2Q3Q4Q5Q6Q7

74LS573

1

23456789

1918171615141312

11

OC

D1D2D3D4D5D6D7D8

Q1Q2Q3Q4Q5Q6Q7Q8

C

© 2000 Fairchild Semiconductor Corporation DS006406 www.fairchildsemi.com

September 1986

Revised March 2000

DM

74LS

193 Syn

chro

no

us 4-B

it Bin

ary Co

un

ter with

Du

al Clo

ck

DM74LS193 Synchronous 4-Bit Binary Counter with Dual Clock

General DescriptionThe DM74LS193 circuit is a synchronous up/down 4-bitbinary counter. Synchronous operation is provided by hav-ing all flip-flops clocked simultaneously, so that the outputschange together when so instructed by the steering logic.This mode of operation eliminates the output countingspikes normally associated with asynchronous (ripple-clock) counters.

The outputs of the four master-slave flip-flops are triggeredby a LOW-to-HIGH level transition of either count (clock)input. The direction of counting is determined by whichcount input is pulsed while the other count input is heldHIGH.

The counter is fully programmable; that is, each output maybe preset to either level by entering the desired data at theinputs while the load input is LOW. The output will changeindependently of the count pulses. This feature allows thecounters to be used as modulo-N dividers by simply modi-fying the count length with the preset inputs.

A clear input has been provided which, when taken to ahigh level, forces all outputs to the low level; independent

of the count and load inputs. The clear, count, and loadinputs are buffered to lower the drive requirements of clockdrivers, etc., required for long words.

These counters were designed to be cascaded without theneed for external circuitry. Both borrow and carry outputsare available to cascade both the up and down countingfunctions. The borrow output produces a pulse equal inwidth to the count down input when the counter underflows.

Similarly, the carry output produces a pulse equal in widthto the count down input when an overflow condition exists.The counters can then be easily cascaded by feeding theborrow and carry outputs to the count down and count upinputs respectively of the succeeding counter.

Features Fully independent clear input

Synchronous operation

Cascading circuitry provided internally

Individual preset each flip-flop

Ordering Code:

Connection Diagram

Order Number Package Number Package Description

DM74LS193M M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150” Narrow Body

DM74LS193N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide

www.fairchildsemi.com 2

DM

74L

S19

3Logic Diagram

3 www.fairchildsemi.com

DM

74LS

193Timing Diagram

Note A: Clear overrides load, data, and count inputs

Note B: When counting up, count-down input must be HIGH; when counting down, count-up input must be HIGH.


DM

74L

S19

3Absolute Maximum Ratings(Note 1)

Note 1: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the ElectricalCharacteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.

Recommended Operating Conditions

Note 2: CL = 15 pF, RL = 2 kΩ, IA = 25°C and VCC = 5V.

Note 3: CL = 50 pF, RL = 2 kΩ, IA = 25°C and VCC = 5V.

Note 4: TA = 25°C and VCC = 5V.

DC Electrical Characteristics

Note 5: All typicals are at VCC = 5V, TA = 25°C.

Note 6: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 7: ICC is measured with all outputs open, CLEAR and LOAD inputs grounded, and all other inputs at 4.5V.

Operating Free Air Temperature Range −0°C to +70°C

Supply Voltage 7V

Input Voltage 7V

Storage Temperature Range −65°C to +125°C

Symbol Parameter Min Nom Max Units

VCC Supply Voltage 4.75 5 5.25 V

VIH HIGH Level Input Voltage 2 V

VIL LOW Level Input Voltage 0.8 V

IOH HIGH Level Output Current −0.4 mA

IOL LOW Level Output Current 8 mA

fCLK Clock Frequency (Note 2) 0 25MHz

Clock Frequency (Note 3)

tW Pulse Width of any Input (Note 4) 20 ns

tSU Data Setup Time (Note 4) 20 ns

tH Data Hold Time (Note 4) 0 ns

tEN Enable Time to Clock (Note 4) 40 ns

TA Free Air Operating Temperature 0 70 °C

Symbol Parameter ConditionsMin Typ Max

Units(Note 5)

VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V

VOH HIGH Level Output VCC = Min, IOH = Max 2.5 3.4V

Voltage VIL = Max, VIH = Min 2.7 3.4

VOL LOW Level Output VCC = Min, IOL = Max 0.25 0.4

Voltage VIL = Max, VIH = Min 0.35 0.5 V

IOL = 4 mA, VCC = Min 0.25 0.4

II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 mA

IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA

IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.4 mA

IOS Short Circuit VCC = Max −20 −100mA

Output Current (Note 6) −20 −100

ICC Supply Current VCC = Max (Note 7) 19 34 mA


DM

74LS

193AC Electrical Characteristics

From (Input) RL = 2 kΩ

Symbol Parameter To (Output) CL = 15 pF CL = 50 pF Units

Min Max Min Max

fMAX Maximum Clock Frequency 25 20 MHz

tPLH Propagation Delay Time Count Up 26 30 ns

LOW-to-HIGH Level Output to Carry

tPHL Propagation Delay Time Count Up 24 36 ns

HIGH-to-LOW Level Output to Carry

tPLH Propagation Delay Time Count Down 24 29 ns

LOW-to-HIGH Level Output to Borrow

tPHL Propagation Delay Time Count Down 24 32 ns

HIGH-to-LOW Level Output to Borrow

tPLH Propagation Delay Time Either Count 38 45 ns

LOW-to-HIGH Level Output to Any Q

tPHL Propagation Delay Time Either Count 47 54 ns

HIGH-to-LOW Level Output to Any Q

tPLH Propagation Delay Time Load to 40 41 ns

LOW-to-HIGH Level Output Any Q

tPHL Propagation Delay Time Load to 40 47 ns

HIGH-to-LOW Level Output Any Q

tPHL Propagation Delay Time Clear to 35 44 ns

HIGH-to-LOW Level Output Any Q


DM

74L

S19

3Physical Dimensions inches (millimeters) unless otherwise noted

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0150” Narrow BodyPackage Number M16A

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)


DM

74LS

193 Syn

chro

no

us 4-B

it Bin

ary Co

un

ter with

Du

al Clo

ckPhysical Dimensions inches (millimeters) unless otherwise noted (Continued)

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” WidePackage Number N16E

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied andFairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILDSEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systemswhich, (a) are intended for surgical implant into thebody, or (b) support or sustain life, and (c) whose failureto perform when properly used in accordance withinstructions for use provided in the labeling, can be rea-sonably expected to result in a significant injury to theuser.

2. A critical component in any component of a life supportdevice or system whose failure to perform can be rea-sonably expected to cause the failure of the life supportdevice or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

© 2000 Fairchild Semiconductor Corporation DS006391 www.fairchildsemi.com

August 1986

Revised March 2000

DM

74LS

138 • DM

74LS139 D

ecoder/Dem

ultiplexer

DM74LS138 • DM74LS139Decoder/Demultiplexer

General DescriptionThese Schottky-clamped circuits are designed to be usedin high-performance memory-decoding or data-routingapplications, requiring very short propagation delay times.In high-performance memory systems these decoders canbe used to minimize the effects of system decoding. Whenused with high-speed memories, the delay times of thesedecoders are usually less than the typical access time ofthe memory. This means that the effective system delayintroduced by the decoder is negligible.

The DM74LS138 decodes one-of-eight lines, based uponthe conditions at the three binary select inputs and thethree enable inputs. Two active-low and one active-highenable inputs reduce the need for external gates or invert-ers when expanding. A 24-line decoder can be imple-mented with no external inverters, and a 32-line decoderrequires only one inverter. An enable input can be used asa data input for demultiplexing applications.

The DM74LS139 comprises two separate two-line-to-four-line decoders in a single package. The active-low enableinput can be used as a data line in demultiplexing applica-tions.

All of these decoders/demultiplexers feature fully bufferedinputs, presenting only one normalized load to its drivingcircuit. All inputs are clamped with high-performanceSchottky diodes to suppress line-ringing and simplify sys-tem design.

Features Designed specifically for high speed:

Memory decoders

Data transmission systems

DM74LS138 3-to-8-line decoders incorporates 3 enableinputs to simplify cascading and/or data reception

DM74LS139 contains two fully independent 2-to-4-linedecoders/demultiplexers

Schottky clamped for high performance

Typical propagation delay (3 levels of logic)

DM74LS138 21 ns

DM74LS139 21 ns

Typical power dissipation

DM74LS138 32 mW

DM74LS139 34 mW

Ordering Code:

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Order Number Package Number Package Description

DM74LS138M M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

DM74LS138SJ M16D 16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

DM74LS138N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

DM74LS139M M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

DM74LS139SJ M16D 16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

DM74LS139N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide


DM

74L

S13

8 •

DM

74LS

139

Connection Diagrams

DM74LS138 DM74LS139

Function TablesDM74LS138 DM74LS139

H = HIGH LevelL = LOW LevelX = Don’t Care

Note 1: G2 = G2A + G2B

Logic Diagrams

DM74LS138 DM74LS139

InputsOutputs

Enable Select

G1 G2 (Note 1) C B A YO Y1 Y2 Y3 Y4 Y5 Y6 Y7

X H X X X H H H H H H H H

L X X X X H H H H H H H H

H L L L L L H H H H H H H

H L L L H H L H H H H H H

H L L H L H H L H H H H H

H L L H H H H H L H H H H

H L H L L H H H H L H H H

H L H L H H H H H H L H H

H L H H L H H H H H H L H

H L H H H H H H H H H H L

InputsOutputs

Enable Select

G B A Y0 Y1 Y2 Y3

H X X H H H H

L L L L H H H

L L H H L H H

L H L H H L H

L H H H H H L


DM

74LS

138 • DM

74LS139

Absolute Maximum Ratings(Note 2)Note 2: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the ElectricalCharacteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.

DM74LS138 Recommended Operating Conditions

DM74LS138 Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)



Note 5: ICC is measured with all outputs enabled and OPEN.

DM74LS138 Switching Characteristicsat VCC = 5V and TA = 25°C

Supply Voltage 7V

Input Voltage 7V

Operating Free Air Temperature Range 0°C to +70°C

Storage Temperature Range −65°C to +150°C








Symbol Parameter Conditions MinTyp

Max Units(Note 3)


VOH HIGH Level Output Voltage VCC = Min, IOH = Max, VIL = Max, VIH = Min 2.7 3.4 V

VOL LOW Level VCC = Min, IOL = Max, VIL = Max, VIH = Min 0.35 0.5V

Output Voltage IOL = 4 mA, VCC = Min 0.25 0.4




IOS Short Circuit Output Current VCC = Max (Note 4) −20 −100 mA

ICC Supply Current VCC = Max (Note 5) 6.3 10 mA

From (Input) Levels RL = 2 kΩ

Symbol Parameter To (Output) of Delay CL = 15 pF CL = 50 pF Units

Min Max Min Max

tPLH Propagation Delay TimeSelect to Output 2 18 27 ns

LOW-to-HIGH Level Output

tPHL Propagation Delay TimeSelect to Output 2 27 40 ns

HIGH-to-LOW Level Output

tPLH Propagation Delay TimeSelect to Output 3 18 27 ns


tPHL Propagation Delay TimeSelect to Output 3 27 40 ns


tPLH Propagation Delay TimeEnable to Output 2 18 27 ns


tPHL Propagation Delay TimeEnable to Output 2 24 40 ns


tPLH Propagation Delay TimeEnable to Output 3 18 27 ns


tPHL Propagation Delay TimeEnable to Output 3 28 40 ns



DM

74L

S13

8 •

DM

74LS

139

DM74LS139 Recommended Operating Conditions

DM74LS139 Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)



Note 8: ICC is measured with all outputs enabled and OPEN.

DM74LS139 Switching Characteristicsat VCC = 5V and TA = 25°C








Symbol Parameter Conditions MinTyp

Max Units(Note 6)


VOH HIGH Level VCC = Min, IOH = Max,2.7 3.4 V

Output Voltage VIL = Max, VIH = Min

VOL LOW Level VCC = Min, IOL = Max0.35 0.5

Output Voltage VIL = Max, VIH = Min V

IOL = 4 mA, VCC = Min 0.25 0.4




IOS Short Circuit Output Current VCC = Max (Note 7) −20 −100 mA

ICC Supply Current VCC = Max (Note 8) 6.8 11 mA

From (Input) RL = 2 kΩ

Symbol Parameter To (Output) CL = 15 pF CL = 50 pF Units

Min Max Min Max

tPLH Propagation Delay TimeSelect to Output 18 27 ns


tPHL Propagation Delay TimeSelect to Output 27 40 ns


tPLH Propagation Delay TimeEnable to Output 18 27 ns


tPHL Propagation Delay TimeEnable to Output 24 40 ns



DM

74LS

138 • DM

74LS139

Physical Dimensions inches (millimeters) unless otherwise noted

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 NarrowPackage Number M16A


DM

74L

S13

8 •

DM

74LS

139

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm WidePackage Number M16D


DM

74LS

138 • DM

74LS139 D

ecoder/Dem

ultiplexerPhysical Dimensions inches (millimeters) unless otherwise noted (Continued)

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 WidePackage Number N16E

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied andFairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILDSEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systemswhich, (a) are intended for surgical implant into thebody, or (b) support or sustain life, and (c) whose failureto perform when properly used in accordance withinstructions for use provided in the labeling, can be rea-sonably expected to result in a significant injury to theuser.

2. A critical component in any component of a life supportdevice or system whose failure to perform can be rea-sonably expected to cause the failure of the life supportdevice or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

This datasheet has been downloaded from:

www.DatasheetCatalog.com

Datasheets for electronic components.

http://www.datasheetcatalog.com

Kỹthuậtñiệntử -...

Documents

Transcript of Kỹthuậtñiệntử -...