H 5 ; > ®â€ h 5 ®¹ ®¸ -...

download H 5 ; > ®â€ h 5 ®¹ ®¸ - ®¼®¹®¼®± ®¸¯â€®±®½®¹®›¯¹®½ ®»®¸ ®¯â€ ®®¹®›®¹

of 78

  • date post

    22-Mar-2020
  • Category

    Documents

  • view

    2
  • download

    0

Embed Size (px)

Transcript of H 5 ; > ®â€ h 5 ®¹ ®¸ -...

  • Θράκλειο - 2015

    Δθμιτριοσ Βουρβουλάκθσ – Α.Μ: 2418, Ραναγιϊτθσ Χριςτοδοφλου – Α.Μ: 2639 | Επιβλζπων κακθγθτισ: Γεϊργιοσ Κορνάροσ

    ΤΕΛ Κ΢ΘΤΘΣ - ΤΜΘΜΑ

    ΜΘΧΑΝΛΚΩΝ ΡΛΘ΢ΟΦΟ΢ΛΚΘΣ

    ΑΝΑΡΤΥΞΘ ΣΥΣΤΘΜΑΤΟΣ ΚΑΤΑΝΕΜΘΜΕΝΘΣ ΜΝΘΜΘΣ ΣΕ

    ΡΟΛΥΡΥ΢ΘΝΑ ΕΝΣΩΜΑΤΩΜΕΝΑ

    ΣΥΣΤΘΜΑΤΑ

  • ΤΕΛ Κριτθσ - Τμιμα Μθχανικϊν Ρλθροφορικισ

    Ανάπτυξθ ςυςτιματοσ κατανεμθμζνθσ μνιμθσ ςε πολυπφρθνα ενςωματωμζνα ςυςτιματα Σελίδα 1

    Ευχαριςτίεσ

    Θ παροφςα πτυχιακι εργαςία, εκπονικθκε από τουσ φοιτθτζσ Ραναγιϊτθ Χριςτοδοφλου και Δθμιτρθ Βουρβουλάκθ του τμιματοσ Μθχανικϊν Ρλθροφορικισ του ΤΕΛ Κριτθσ, κατά το ακαδθμαϊκό ζτοσ 2013 – 2014 υπό τθν επίβλεψθ του κακθγθτι κ. Γεϊργιου Κορνάρου και παραδόκθκε τον Λανουάριο του ζτουσ 2015. Στον κακθγθτι μασ, κφριο Κορνάρο οφείλουμε τισ κερμζσ μασ ευχαριςτίεσ για τθν υποςτιριξθ και τθν κακοδιγθςθ του, κατά τθν διάρκεια τθσ πτυχιακισ μασ εργαςίασ.

  • ΤΕΛ Κριτθσ - Τμιμα Μθχανικϊν Ρλθροφορικισ

    Ανάπτυξθ ςυςτιματοσ κατανεμθμζνθσ μνιμθσ ςε πολυπφρθνα ενςωματωμζνα ςυςτιματα Σελίδα 2

    Abstract

    The purpose of the thesis, is the development of distributed memory in embedded multinucleated systems. In this case, we will use reprogrammable integrated circuits FPGA's, which will develop distributed memories. In terms of architecture, the FPGA's contain general purpose circuits CLB (Combination logic block) that have two basic functions:

     to perform logical functions and,

     to have the potential to function as of RAM.

    Our goal, is to simultaneously connect a number of FPGA's, which will use both functions mentioned above, to achieve fast processing applications multinucleated systems. The thesis will be developed in the Xilinx’s board, Spartan 3. VHDL language used to develop the necessary source code.

  • ΤΕΛ Κριτθσ - Τμιμα Μθχανικϊν Ρλθροφορικισ

    Ανάπτυξθ ςυςτιματοσ κατανεμθμζνθσ μνιμθσ ςε πολυπφρθνα ενςωματωμζνα ςυςτιματα Σελίδα 3

    Σφνοψθ

    Σκοπόσ τθσ πτυχιακισ εργαςίασ, είναι θ ανάπτυξθ κατανεμθμζνων μνθμϊν ςε πολυπφρθνα ενςωματωμζνα ςυςτιματα. Στθν προκειμζνθ περίπτωςθ, κα χρθςιμοποιιςουμε επαναπρογραμματιηόμενα ολοκλθρωμζνα κυκλϊματα FPGA’s, ςτα οποία κα αναπτφξουμε κατανεμθμζνεσ μνιμεσ. Από άποψθ αρχιτεκτονικισ, τα FPGA’s περιζχουν γενικοφ ςκοποφ κυκλϊματα CLB (Combination logic block) τα οποία ζχουν δυο βαςικζσ λειτουργίεσ:

     εκτελοφν λογικζσ ςυναρτιςεισ και

     ζχουν τθν δυνατότθτα να λειτουργοφν ςαν μνιμεσ RAM.

    Στόχοσ μασ, είναι να ςυνδζςουμε ταυτόχρονα κάποιο αρικμό από FPGA’s, τα

    οποία κα χρθςιμοποιοφν και τισ δφο λειτουργίεσ που προαναφζρκθκαν, για να

    επιτφχουμε γριγορθ επεξεργαςία εφαρμογϊν ςε πολυπφρθνα ςυςτιματα. Θ

    πτυχιακι εργαςία, κα αναπτυχκεί ςτο board τθσ Xilinx, Spartan 3. Κα

    χρθςιμοποιθκεί θ γλϊςςα VHDL, για τθν ανάπτυξθ του απαραίτθτου πθγαίου

    κϊδικα.

  • ΤΕΛ Κριτθσ - Τμιμα Μθχανικϊν Ρλθροφορικισ

    Ανάπτυξθ ςυςτιματοσ κατανεμθμζνθσ μνιμθσ ςε πολυπφρθνα ενςωματωμζνα ςυςτιματα Σελίδα 4

    Πύνακασ περιεχομϋνων

    1. Ειςαγωγι .................................................................................................................. 9

    1.1. Ρερίλθψθ ........................................................................................................... 9

    i. Ρλθροφορίεσ για τα FPGA................................................................................. 9

    ii. Το board Spartan 3 τθσ Xilinx .......................................................................... 10

    1.2. Κίνθτρο για τθν διεξαγωγι τθσ εργαςίασ ....................................................... 13

    1.3. Σκοπόσ και ςτόχοι τθσ εργαςίασ ..................................................................... 13

    1.4. Δομι εργαςίασ ................................................................................................ 13

    2. Μεκοδολογία υλοποίθςθσ .................................................................................... 14

    2.1. Μζκοδοσ ανάλυςθσ και ανάπτυξθσ πτυχιακισ .............................................. 14

    2.2. Το πρόγραμμα Xilinx ISE Design Suite 14.2 ..................................................... 15

    3. Σχζδιο δράςθσ για τθν εκπόνθςθ τθσ πτυχιακισ .................................................. 21

    3.1. State of art ....................................................................................................... 21

    3.2. Σθμαντικι ςτόχοι για τθν ολοκλιρωςθ τθσ πτυχιακισ .................................. 21

    3.2.1. Χρονοδιάγραμμα αποπεράτωςθσ τθσ εργαςίασ ..................................... 21

    4. Κφριο μζροσ τθσ εργαςίασ ..................................................................................... 22

    4.1 Μζροσ Α ........................................................................................................... 22

    4.1.1 Σφνδεςθ των δφο Spartan-3 ..................................................................... 22

    i. Ανάλυςθ του προβλιματοσ ............................................................................ 22

    ii. Σχεδιαςμόσ υλοποίθςθσ.................................................................................. 22

    iii. Ρειραματικό μζροσ - Δουλεφοντασ ςτο πρϊτο board .................................... 27

    iv. Σφνδεςθ μεταξφ των boards ........................................................................... 30

    v. Ρειραματικό μζροσ - Δουλεφοντασ ςτο δεφτερο board ................................. 31

    vi. Σχθματικι ςφνδεςθ μεταξφ των δφο boards .................................................. 32

    4.1.2 Σφνδεςθ των δφο Spartan-3 για το Seven Segment Display .................... 33

    i. Ανάλυςθ του προβλιματοσ ............................................................................ 33

    ii. Σχεδιαςμόσ υλοποίθςθσ.................................................................................. 33

    iii. Ρειραματικό μζροσ – Δουλεφοντασ ςτα boards ............................................. 35

    iv. Σφνδεςθ μεταξφ των boards ........................................................................... 41

  • ΤΕΛ Κριτθσ - Τμιμα Μθχανικϊν Ρλθροφορικισ

    Ανάπτυξθ ςυςτιματοσ κατανεμθμζνθσ μνιμθσ ςε πολυπφρθνα ενςωματωμζνα ςυςτιματα Σελίδα 5

    v. Σχθματικό ςφνδεςθ μεταξφ των boards ......................................................... 42

    4.1.3 Σφνδεςθ των δφο Spartan - 3 για τθν μεταφορά των εξόδων - δεδομζνων

    από τθν fifo του ενόσ board ςτο άλλο .................................................................. 43

    i. Ανάλυςθ του προβλιματοσ ............................................................................ 43

    ii. Σχεδιαςμόσ υλοποίθςθσ ................................................................................. 43

    iii. Δθμιουργϊντασ μνιμεσ fifo ............................................................................ 43

    iv. Ρειραματικό μζροσ - δουλεφοντασ με τα boards ...........