Τρανζίστορ Επίδρασης ΠεδίουField Effect Transistor

MOS-FET, J-FET

History (form wikipedia)

• The field-effect transistor was first patented by Julius Edgar Lilienfeld in 1926 and by Oskar Heil in 1934, but practical semiconducting devices (the JFET) were developed only much later after the transistor effect was observed and explained by the team of William Shockley at Bell Labs in 1947. The MOSFET, which largely superseded the JFET and had a more profound effect on electronic development, was invented by Dawon Kahng and Martin Atalla in 1960.

Metal–Oxide–Semiconductor Field-Effect Transistor (MOS-FET)

Φυσική λειτουργία MOS-FET

VG=0V

VDS>0

ID≈0, στην πραγματικότητα RDS~1012Ohm

Φυσική λειτουργία MOS-FET

0<VG<VT (τάση κατωφλίου)

VDS>0

ID=0

Η τάση VG απωθεί τις οπές από την περιοχή p-,

με αποτέλεσμα να δημιουργεί μια περιοχή απογύμνωσης.

Ακόμα και για VDS>0, το ID=0

Φυσική λειτουργία MOS-FETΚαθώς αυξάνει η τάση VG περισσότερο από την τάση κατωφλίου VT,

αρχίζει να έλκει ηλεκτρόνια και να δημιουργεί ένα στρώμα αντιστροφής (inversion layer)

ή αλλιώς ένα κανάλι n-type (NMOS).

Μετά την τάση κατωφλίου VT, αρχίζει να άγει το NMOS

VG>VT (τάση κατωφλίου)

0<VDS< VGS-VT

ID>0, Για μικρά VDS, αυξάνει γραμμικά το ρεύμα

(τρίοδος ή ομική περιοχή)

Φυσική λειτουργία MOS-FETΚαθώς αυξάνει η τάση VDS για VDS > VGS-VT το βάθος του καναλιού μηδενίζεται:

Σημείο στραγγαλισμού (pinch-off)

VG>VT (τάση κατωφλίου)

VDS> VGS-VT

ID~Σταθερό,

Η διαφορά δυναμικού στο κανάλι από S→D είναι 0V → VDS

Συνεπώς η διαφορά δυναμικού της πύλης σε σχέση

με το κανάλι είναι: VGS → VGS-VDS.

όταν VGS-VDS = VT ή VDS = VGS-VT το κανάλι στραγγαλίζετε.

Λειτουργία Λυχνιών

Δίοδος Λυχνία

Τρίοδος Λυχνία

Φυσικά χαρακτηρίστηκα MOS-FET

Για VG>VT (+(1-3)V για NMOS, -(1-3)V για PMOS) άγει

Για 0<VDS< VGS-VT ομική ή τρίοδος περιοχή

Για VDS> VGS-VT στραγγαλισμός, περιοχή κόρου.

MOS-FET, μεταβαλλόμενη αντίσταση ελεγχόμενη από τάση ή

πηγή ρεύματος ελεγχόμενη από τάση

Τα FET είναι τρανζίστορ μονοφυούς αγωγής (unipolar), ενώ τα

BJT διφυούς (bipolar)

To ρεύμα εισόδου (στην πύλη) λόγω της ύπαρξης του οξειδίου

(πολύ καλός μονωτής) είναι μηδενικό στο DC.

Τα MOS-FET υλοποιήθηκαν αργότερα (1959) από τα BJT (1947)

λόγω τεχνολογικής δυσκολίας, αν και είχε προταθεί από το 1926.

Συμβολισμός MOS-FET πύκνωσης (enhancement)

Περιοχές Λειτουργίας MOS-FET πύκνωσης (enhancement)

kKL

WCk oxn 2

1, μn, ευκινησία φορέων

Cox, χωρητ. Καναλιού /μον. Επιφ.

W,L, πλάτος & μήκος καναλιού

kKL

WCk oxn 2

1,

μn, ευκινησία φορέων

Cox, χωρητ. Καναλιού /μον. Επιφ.

W,L, πλάτος & μήκος καναλιού

2)(2

1TGSD VVkI

2)( TGSD VVKI

Στον κόρο, VDS>VGS-VT

(Λειτουργία σαν ενισχυτής)

ή

Παράμετροι MOS-FET

Παράμετροι Τεχνολογίας (σταθερές):

Tο L και το πάχος tox (ή Cox) του οξειδίου.

Παράμετρος σχεδιασμού (μεταβλητή): Το W

Οι παράμετροι τεχνολογίας στο BJT

Είναι πολυπλοκότεροι

Input characteristics (n-channel)

+

VDS

-

ID = K(VGS-VT)2

An n-channel MOSFET with VGS and VDS applied and with the

normal directions of current flow indicated.

Output characteristics (n-channel)

(linear)

+

VDS

-

Σύγκριση BJT & FET

FET

•Ελεγχόμενο από τάση

•VGS > VT Τάση Κατωφλίου

για να λειτουργεί

•Για λειτουργία στην περιοχή

•κόρου (ενισχυτής)

VDS > VGS - VT

•ID = K(VGS-VT)2

BJT

•Ελεγχόμενο από ρεύμα

•VBE 0.7 V

για να λειτουργεί

•Για λειτουργία στην γραμμική

περιοχή (ενισχυτής);

Η επαφή BE ορθά πολωμένη,

Η επαφή BC ανάστροφα πολωμένη

•IC = bIB

MOS-FET αραίωσης (depletion)

MOS-FET αραίωσης (depletion)Χαρακτηριστική εξόδου

MOS-FET αραίωσης (depletion)Χαρακτηριστική εισόδου

NMOS Αραίωσης

VGS=0 → Άγει το τρανζίστορ (IDSS)VGS>0 → Άγει περισσότερο (ID↗)

Περιοχήπύκνωσης

VGS<0 → Άγει λιγότερο ((ID↘)VGS≤VT(αρνητική) → ID=0

Περιοχή αραίωσης

NMOS Πύκνωσης

VGS≤VT(θετική) → ID=0VGS≥VT(θετική) → ID>0

Περιοχήπύκνωσης (μόνο)

PMOS Αραίωσης

VGS=0 → Άγει το τρανζίστορ (IDSS)VGS<0 → Άγει περισσότερο (ID↗)

Περιοχήπύκνωσης

VGS>0 → Άγει λιγότερο ((ID↘)VGS≥VT(Θετική) → ID=0

Περιοχή αραίωσης

PMOS Πύκνωσης

VGS≥VT(θετική) → ID=0VGS≤VT(θετική) → ID>0

Περιοχήπύκνωσης (μόνο)

Σύγκριση MOS-FET αραίωσης & πύκνωσης

J-FET (junction gate field-effect transistor)

To JFET είναι στοιχείο απογύμνωσης (Vp<0 για n-type),

Το οποίο όμως δεν μπορεί να λειτουργήσει με πύκνωση.

Για VP<VGS<0 & VDS=VGS-VP → στραγγαλισμός (pinch off)

J-FET (junction gate field-effect transistor)

ID = K(VGS-VT)2

K = Παράμετρος διαγωγιμότητας (transconductance)

K = 1/2 K’ (W/L)

K’= nCox, όπου n είναι η κινητικότητα των ηλεκτρονίων

και Cox είναι η χωρητικότητα του στρώματος οξειδίου

W/L τα γεωμετρικά χαρακτηριστικά του τρανζίστορ

το χαρακτηρίζουν!! W είναι το πλάτος της πύλης

και L είναι το μήκος της

Όπως φαίνεται από την το ID W/L

Ρεύμα MOS-FET περιοχή κόρου

Διαγωγιμότητα gm=ΔIout/ΔVin

Ρεύμα MOS-FET περιοχή κόρου

Μοντέλο Ισοδύναμου κυκλώματος μεγάλων σημάτων

Large-signal equivalent-circuit model ενός n-channel

MOSFET το οποίο λειτουργεί στην περιοχή κόρου.

(Ανάλυση DC)

Δίνεται: VT = 2V, K = (1/2) .5 mA/V2

(a) Να ευρεθεί η V1

Χρησιμοποιούμε, ID = K(VGS-VT)2

10uA = (1/2) .5 (VGS - 2)2

Λύνουμε ως προς VGS

VGS = 2.2V

V1 = - 2.2V

V1VGS -

+

IDIG = 0

n channel

Υπολογισμός Σημείου Λειτουργίας

Δίνεται: VT = 2V, K = (1/2) .5 mA/V2

(b) Να ευρεθεί η V2

Χρησιμοποιούμε, ID = K(VGS-VT)2

10uA = (1/2) .5 (VGS - 2)2

Λύνοντας ως προς VGS

VGS = 2.2V

V2 = VGS = 2.2V

V2

VGS -+

ID

IG = 0

n channel

Υπολογισμός Σημείου Λειτουργίας

Δίνεται: VT = 2V, K = (1/2) .5 mA/V2

(f) Να ευρεθεί η VGS

Το ρεύμα στο τρανζίστορ και στην

αντίσταση είναι ίδια λόγω του ότι IG=0

Το ρεύμα στο τρανζίστορ ID = K(VGS-VT)2

Το ρεύμα στην αντίσταση: I = (5 - VGS)

/100K

Εξισώνοντας ….

(5 - VGS) /100K = (1/2) .5 (VGS - 2)2

Λύνουμε ως προς VGS

VGS = 2.33V

VGS -

+

ID

IG = 0

n channel

Υπολογισμός Σημείου Λειτουργίας

DC ανάλυση

Να ευρεθούν τα ID, VGS και VDS

VGS = 5V

VGS > VT, άρα το τρανζίστορ άγει

Υποθέτουμε πως λειτουργεί

στον κόρο-saturation

ID = K(VGS-VT)2

ID = (0.05 mA/V2)(5-1)2

ID = 0.8 mA

VDS = VDD - ID RD

VDS = 10 - (0.8)6

VDS = 5.2V

VT = 1V

K = 0.05 mA/V2

(τυπικές τιμές)

+

VGS

-

+

VDS

-

ID

ID

IG = 0

Υπολογισμός Σημείου Λειτουργίας

+

VGS

-

+

VDS

-

ID

IG = 0

DC ανάλυση

Να ευρεθούν τα ID, VGS και VDS

Υποθέτουμε πως λειτουργεί

στον κόρο-saturation

ID = K(VGS-VT)2

ID = K(5 - ID RS -VT)2

18ID 2 - 25 ID + 8 = 0

Λύνουμε ως προς ID, ΤΡΙΩΝΥΜΟ

ID = 0.89mA, 0.5mA, ΠΟΙΑ ΑΠΌ

ΤΙΣ ΔΥΟ ΛΥΣΕΙΣ ΕΊΝΑΙ Η ΣΩΣΤΗ:

Για ID = 0.89mA, VGS = 5 - (0.89)6 = - 0.34V

Για ID = 0.5mA, VGS = 5 - (0.5)6 = 2V

Μόνο για ID = 0.5mA, το transistor άγει!VT = 1V, K = 0.5 mA/V2

Υπολογισμός Σημείου Λειτουργίας

Το σήμα εισόδου

που θα ενισχυθεί

επηρεάζει την Vgs

To MOS-FET σαν ενισχυτής

Ενίσχυση τάσης

voltage gain

To MOS-FET σαν ενισχυτής

(a) Ενισχυτής κοινής πηγής common-source amplifier.

(b) Ευθεία φόρτου και γραφική αναπαράσταση με τις

χαρακτηριστικές καμπύλες του τρανζίστορ.

To MOS-FET σαν ενισχυτής