e-mail: [email protected] www: μP S P W ystemy...

μP e-mail: [email protected]

www: mikrosys.prz.edu.pl

Systemy

Pomiarowe

Wielkości

Fizycznych wykład cz.I 15 godz.

prof. dr hab inż. Adam Kowalczyk bud. A pok 206 wykład cz.II 15 godz.

mgr inż. Kazimierz Brydak bud. A sala 204 (laboratorium A208) (17) 865-1438

Materiały do wykładu cz II

2019-02-05

mailto:[email protected]

SYSTEM POMIAROWY

Systemem pomiarowym jest zbiór środków technicznych podporządkowanych wspólnemu celowi i ogólnemu algorytmowi działania, przeznaczony do automatycznego uzyskiwania informacji bezpośrednio z obiektu w celu przekształcenia, pomiaru, przetworzenia, utrwalenia i przedstawienia w formie dostosowanej do wykorzystania

przez człowieka oraz dla wprowadzenia do zautomatyzowanego urządzenia sterującego.

Cyfrowym systemem pomiarowym jest jednostek funkcjonalnych, współpracujących ze sobą według określonego algorytmu, połączonych układem przesyłania informacji, tzw. systemem interfejsu, przeznaczony do

automatycznego uzyskiwania, przetwarzania, rejestracji i prezentacji w pożądanej formie informacji pomiarowych.

Cechą charakterystyczną systemów pomiarowych jest algorytmizacja procesów pomiarowych oraz współdziałanie (integracja) sprzętu i oprogramowania.

badawczepomiarowo-

diagnostyczne

Systemy pomiarowe

pomiarowo-kontrolne

Rys.1. Klasyfikacja systemów pomiarowych

Systemy badawcze stosowane są w pomiarach naukowych, do empirycznej weryfikacji hipotez naukowych. Systemy te są wykorzystywane w wielu dziedzinach nauki, jak: elektronika, fizyka, chemia, mechanika, biologia, medycyna.

Systemy pomiarowo-kontrolne używane są w przemyśle do automatyzacji procesów technologicznych. W systemach takich stosuje się zwykle znaczne ilości czujników rozmieszczonych na całym kontrolowanym obiekcie i przetworników formujących sygnały wykorzystywane dalej przez regulatory sterujące procesem technologicznym.

Systemy pomiarowo-diagnostyczne służą do detekcji i lokalizacji uszkodzeń. Celem diagnozowania jest nie tylko stwierdzenie stanu obiektu, ale często również wskazanie uszkodzonego elementu.

Konfiguracje systemów pomiarowych

Konfiguracja systemu pomiarowego jest to sposób połączeń jednostek funkcjonalnych w systemie pomiarowym. Konfiguracja określa układ dróg przepływu informacji w systemie oraz magistral sterowania. Zwykle są stosowane trzy podstawowe konfiguracje systemów pomiarowych: gwiazdowa, magistralowa i pętlowa, a także ich kombinacje.

Kontrolerprocesu

Jednostkafunkcjonalna 1




Jednostkafunkcjonalna N

Rys.2. Konfiguracja gwiazdowa systemu pomiarowego

Kontrolerprocesu

M A G I S T R A L A






Rys.3. Konfiguracja magistralowa systemu pomiarowego

Kontrolerprocesu






Rys.4. Konfiguracja pętlowa systemu pomiarowego

Mikroprocesorowe Systemy Pomiarowe

Podstawowe jednostki funkcjonalne:

czujniki pomiarowe

blok(i) akwizycji danych pomiarowych

kontroler systemu (jedno lub wieloprocesorowy) - jednostki procesorów – procesor jednostki centralnej (CPU – ang.) - jednostki wejścia/wyjścia (WE/WY) - jednostki pamięci (pamięć instrukcji programu, pamięć danych) - szyny (magistrale) systemowe (t.j. szyna adresu, szyna danych, szyna sterująca)

blok komunikacji z użytkownikiem

blok akwizycji sygnałów

blok przetwarzania danych

blok generacji sygnałów

Blok generacji sygnałów

Obiektpomiarowy

Czujnikipomiarowe

Blokakwizycjisygnałów

Blokprzetwarzania

sygnałów

K O N T R O L E R

Blok komunikacji z użytkownikiem

Operator systemu

C/A, C/C Sygnały pomiarowe A/A A/C C/C

Rys.5. Struktura systemu pomiarowego

Prz

ełąc

znik

ka

nał

ów Wejściowy

układ formujący

Układ próbkująco-pamiętający

Przetwarzanie A/C

Sygn

ały

po

mia

row

e

Blok przetwarzania danych

Rys.6. Konfiguracja bloku akwizycji

Jednostki funkcjonalne realizowane są sprzętowo, sprzętowo-programowo lub tylko programowo. Realizacje sprzętowe są najdroższe, zapewniają jednak największą szybkość działania. Przykładem realizacji pewnego zbioru bloków funkcjonalnych może być multimetr cyfrowy jako samodzielny przyrząd pomiarowy. Najtańsze są rozwiązania programowe realizowane zwykle przy pomocy komputera pełniącego równocześnie funkcje kontrolera systemu, jednak szybkość takich rozwiązań jest zwykle mała. Przykładem takiego rozwiązania jest procedura programowa wykonywana przez komputer PC i realizująca funkcję bloku przetwarzania danych. Kompromisem cenowo-szybkościowym są rozwiązania sprzętowo programowe, w których część funkcji jest realizowana przez sprzęt, a pozostała część przez program komputera. Przykładem takiej koncepcji są wirtualne przyrządy pomiarowe.

Przełączniki,

przyciski, ...

. . . . .

. . . . .

. . . . .

Mikroprocesor

+

procesor numeryczny

RAM

(EEPROM)

ROM

(FLASH

ROM)

Dysk

optyczny

R/W

Dysk

elastyczne

Monitor

ekranowy

(graficzny)

Drukarka

(laserowa,

atram.,

term.)

Plotter

Klawiatura

Myszka

Interfejs

sieciowe

(ethernet)

Interfejs

komunikacyjny

(RS232,

RS485..)

Przełączniki,przyciski,

...Przetworniki C/A

Cyfrowe (dwustanowe) wejścia i wyjścia

Analogowe wyjścia (sygnały napięciowe lub/i prądowe)

Przetworniki A/C

Ogólny schemat mikroprocesorowego systemu pomiarowego

Analogowe wejścia (sygnały napięciowe lub/i prądowe)

Przetworniki A/Cpomocnicze

(np. pomiar zimnych końców termopar)

Analogowe wejścia (sygnały napięciowe lub/i prądowe)

Jednostki wejścia/wyjścia

Przykładowy układ blokowy interfejsu urządzeń WE/WY cyfrowych dwukierunkowych - dedykowanych w procesie prgramowania trybu pracy jednostki

Bufor trzy- stanowy:

(tabela stanów)

8-bitowa wewnętrzna magistrala danych

Rejestr sterujący

Rejestr statusu

PORT

B

PORT

C

PORT

A

4 8 8 4

OUT

INP

XX

JEDNOSTKI PAMIĘCI

pamięci półprzewodnikowe

Pamięć o dostępie swobodnym RAM (random

access memory), R/W

Pamięć tylko do odczytu - ROM

statyczne (flip-flop),

dynamiczne (pojemnościowe)

programowane maską (ROM),

programowane przez użytkownika (PROM),

kasowalne PROM (EPROM),

przeprogramowywane elektrycznie (EAROM)

adresowanie pamięci (metody):

adresowanie bezpośrednie,

adresowanie pośrednie,

adresowanie indeksowe,

adresowanie rejestrowe,

stronicowanie pamięci,

. . . . . . . .

hierarchia urządzeń pamięciowych:

AKUMULATOR

REJESTRY ROBOCZE

PAMIĘĆ PODRĘCZNA

RAM / ROM

Dyski Twarde

(magnetyczne)

Dyski Optyczne Pamięci

taśmowe

(streamer)

Dyski elastyczne

organizacja wewnętrzna pamięci:

monitor ROM,

rozszerzenie ROM

obszar roboczy klawiatury, displeya, urządzeń peryferyjnych, .....

podstawowa pamięć RAM,

rozszerzona pamięć RAM,

obszary wolne,

obszary rezerwowane

obszary wymiany z innymi urządzeniami np. DMA (direct memory access)

. . . . . . . .

Procesor jednostki centralnej: zadania procesora:

operacje transferu danych,

operacje arytmetyczne,

operacje logiczne,

operacje skoków, odgałęzień,

obsługa stosu, WE/WY, operacje sterowania grupowego,

podzespoły procesora:

licznik programu,

dekoder instrukcji,

moduł zegarowy i sterujący,

moduł jednostki arytmetyczno-logicznej ALU,

zbiór rejestrów roboczych,

........

mikroprocesory jednoukładowe (zawierające ROM, RAM, WE/WY cyfr. i analogowe, wewn. generator sygn. zegarowych, ...)

mikroprocesory zorientowane do ściśle wyznaczonych zadań (kontrolery),

mikroprocesory bitowo-okrojone ( do prac wielo-sekcyjnych),

.........

przykład architektury mikroprocesora:

(uproszczony schemat blokowy zawierający jednostkę ALU, Akumulator, rejestry robocze, szynę danych we, szynę danych wy, moduł zegarowo/sterujący,

......)

a. Architektura Von Neumanna (pojedyncza pamięć)

PAMIĘĆ

PROGRAMU

i

PAMIĘĆ

DANYCH

JEDNOSTKA

CENTRALNA

CPU

SZYNA ADRESOWA

b. Architektura Harvardzka (podwójna pamięć)

SZYNA DANCH

c. Architektura super-Harvardzka (podwójna pamięć, pamięć

podręczna instrukcji, kontroler WE/WY)

CPU

SZYNA PROGR.

PAMIĘĆ

DANYCH

DANE

PAMIĘĆ

PROGRAMU

instrukcje i

drugorzędne dane

instrukcje pam.

podręcznej

SZYNA

ADR. DANYCH SZYNA

ADR. PROGR.

Kontroler

I/O

Urządzenie I/O

np. przetwornik

A/C

PAMIĘĆ

PROGRAMU

JEDNOSTKA

CENTRALNA

CPU

PAMIĘĆ

DANYCH

SZYNA ADR.

PROGRAMU

SZYNA KODU

PROGRAMU

SZYNA ADR.

DANYCH

SZYNA DANCH

SZYNA DANYCH

Architektura procesorów Intel 80C51

Organizacja pamięci

Oscylator

CPU

Kontrolerprzerwań

Przerwania zewnętrzne

Pamięć ROM(4kB)

Pamięć RAM(128B / 256B)

Licznik/Zegar T0

Licznik/Zegar T1

We0

We1

Kontrolermagistrali

Porty We /Wy

P0 P2 P3P1Adresy/dane

TxD RxD

SIO

System przerwań (wektor przerwań): Dołączenie zewnętrznej pamięci programu.

Organizacja pamięci programu:

0000H

0003H

000BH

0013H

001BH

0023H

Reset

IRQ0

IRQ1

IRQ2

IRQ3

IRQ4

80C51

P0

P2

P1

P3

ALE

OE

ADDR Latch

EPROM

EA=1

Wewn.

x kB

FLASH/EE

EA=0

Zewn.

x kB

01FFFh

0000h

PSEN

0FFFFh

Przestrzeń pamięci

programu ROM

Zewn.

EPROM

62kB kodu

użytko-

wnika 56 kB

0000h

0FFFFh

Organizacja pamięci programu ROM

FLASH/EE (big memory)

0DFFFh

0E000h

0F7FFh

6 kB

0F800h 2 kB

obszar kodu programu

ładującego użytkownika


użytkownika


ładującego producenta

Organizacja pamięci danych

Model programowy mikrosystemu

Obszar

zewnętrznej

pamięci danych

(24-bit adres)

000000h

0FFFFFFh 0FFFFFFh

000000h

2 kB wewn.

pamięci danych

Obszar

zewnętrznej

pamięci danych

(24-bit adres)

CFG8xx.0=0 CFG8xx.0=1

62kB reprogr.

nieulotnej

pamięci

programu

FLASH/EE

Rdzeń

8051/52

2304 bajty

RAM

obszar 128-

bajtów

rejestrów

specjalnych

SFR

4 kB reprogr.

nieulotnej

pamięci danych

FLASH/EE

8-kanałowy

12-bitowy

przetwornik

A/C

inne urządzenia

peryferyjne:

czujnik temp.

2 x 12-bit C/A

WDT

PSM

TIC

INSTRUKCJE PROGRAMOWE MIKROPROCESORA I80C51 Tryby adresowania

Natychmiastowe (immediate) dotyczy argumentu umieszczonego w kodzie instrukcji (instrukcja z operandem bezpośrednim)

Rejestrowe bezpośrednie (register direct) wskazuje jeden z rejestrów procesora jako miejsce operandu (w kodzie instrukcji podawany jest numer tego

rejestru)

Bezpośredni (direct) – związany z adresowaniem danych w pamięci, efektywny adres operandu podany jest bezpośrednio w kodzie instrukcji

(bezpośrednio mogą być tylko wewn. pamięć RAM i obszar rejestrów SFR)

Rejestrowy pośredni (register indirect) – adres komórki pamięci przechowującej dany operand odczytywany jest z rejestru procesora (przy wykorzystaniu

rejestrów R0, R1 wybranego banku rejestrów - możliwe adresowanie pamięci RAM wewn. i zewn.)

Pośrednie- zawartością rejestru bazowego i indeksowego - do 16-bitowego adresu bazowego (DPTR lub PC) jest dodawana 8-bitowa zawartość

akumulatora A.

Instrukcje arytmetyczne:

ADD A,#127 ; adresowanie natychmiastowe

ADD A,R7 ; adresowanie rejestrowe bezpośrednie

ADD A,7FH ; bezpośrednie

ADD A,@R0 ; adresowanie pośrednie

MIKROKONTROLERY ANALOGOWE – MIKROKONWERTERY (Analog Devices – ADuC8xx, ADuC70xx)

Przykład mikrokontrolera z 10-bitowym przetwornikiem A/C

model: 80C552 / 83C552 (Philips, NXP) http://www.nxp.com/documents/data_sheet/80C552_83C552.pdf

http://www.nxp.com/documents/data_sheet/80C552_83C552.pdf

Główne moduły mikrokontrolera:

- rdzeń sytemu 8051

- rozbudowana pamięć programu,

- rozbudowana pamięć danych

- zestaw liczników z modulacją szerokości impulsów PWM,

- moduł 8-kanałowego przetwornika A/C o rozdzielczości 10-bit z niezależnym zasilaniem i zewnętrznym źródłem napięcia referencyjnego,

- moduł kontrolera komunikacyjnego I2C,

- system nadzorcy systemu (watchdog – dodatkowy moduł licznika L3),

- dodatkowy moduł 16-bitowego zegara/licznika L2 współpracującego z 3 16-bitowymi komparatorami i 4-ma rejestrami typu „zatrzask” z możliwością sprzętowego sterowania

liniami dodatkowego portu WE/WY – P4,

- rozszerzony zestaw portów WE/WY – porty P4 i P5

SPECJALIZOWANE MODUŁY ZEGARÓW/LICZNIKÓW

CTI0 CTI1 CTI2 CTI1 CTI3

CT0I CT1I Int Int CT2I CT2I Int

przerwanie od 8-bitowego

przepełnienia

przerwanie od 16-bitowego przepełnienia

off

fosc

T2

RT2

T2ER

zezwolenie zewn.

zerowania

R

R

R

R

R

R

T

T

S

S

S

S

S

S

TG

TG

P4.0

P4.1

P4.2

P4.3

P4.4

P4.5

P4.7

P4.6

STE RTE

S = set

R = reset

T = toglle

TG = toglle status

I/O Port 4

Int Int Int

T2 SFR address: TML2 = lower 8 bits

TMH2 = higher 8 bits

Prescaler T2 Licznik

CT0

Int

magistrala 16-bitowa

CT1 CT2 CT3

1/12

CM0 (S) CM1 (R) CM2 (T)

COMP COMP COMP

Port P4

Schemat blokowy układu zegara/licznika 2 mikrokontrolera 80C552 Philips

T2 Licznik - zegar licznik 16 bitowy, dostęp 8-bitowy: rejestry TML2, TMH2

COMP - komparator cyfrowy 16-bitowy (1-arg: Licznik L2, 2-arg: rejestr CMi)

CM0, CM1, CM2 - rejestry 16 bitowe, dostęp 8-bitowy, CMLi, CMHi

STE, RTE - rejestry warunkujące działanie wybranych linii portu P4 na skutek cyfrowej komparacji CMi,

CT0, CT1, CT2, CT3 - rejestry 16 bitowe, na skutek zdarzenia (opadające zbocze, narastające zbocze sygnału CTiI ) do rejestru wpisywana jest 16-bitowa,

bieżąca zawartość, licznika L2 CTIi - jednobitowe wskaźniki zdarzenia i

IRQi - przepełnienie 8 i 16 bitowe licznika L2

Rejestr sterujący zegara/licznika 2 mikrokontrolera 80C552 Philips (TM2CON)

Pomiar częstotliwości metodami cyfrowymi (zliczanie liczby impulsów)

a. Metoda bezpośrednia pomiaru częstotliwości: 𝒇𝒙 =𝑵𝒇𝒘𝒛

𝒌

Układ formujący

Bramka

Generator wzorcowy

Licznikfx

N impulsów

fwzDzielnik 1/k

fwz/k fx = Nfwz

k

a. Metoda pośrednia pomiaru częstotliwości (pomiar okresu Tx)

Generator wzorcowy

Bramka

Układ formujący

Licznik

fx

N impulsówfwz/kDzielnik

fwz k

Tx = N k Twz fx

Programowane moduły zliczające w pomiarach interwału czasu,

okresu i częstotliwości

CTI0 INT

1/12 Dzielnik wstępny

1/2/4/8 T2H T2L

fosc=11,0592MHz

PRZERWANIE (INT): 16 bitowe przepełnienie licznika L2

wewnętrzna 16 bit. magistrala danych

fx

CTL0

CTH0

moduł licznika L2

rejestr licznika L2

rejestr CT0 licznika L2

jednobitowy wskaźnik wpisu do rejestru CT0 licznika L2

badany sygnał

Schemat blokowy struktury układu do pomiaru okresu i częstotliwości przy wykorzystaniu struktury układu licznikowego L2.

N1 N2

Sygnał fosc

t

65533

65534

65535

25537

25538

25539

00000

00001

00002

Bieżący stan

licznika L2 INT14

Przepełnienie licznika L2

INT14

Przepełnienie licznika L2

Sygnał fx

+

Przerwania

Stan licznika L2 rejestrowany w rejestrze CT0 (CTH0, CTL0)

t

długość słowa licznika L2: N (16)

Pojemność licznika L2: N2 (65536)

Liczba przepełnień licznika L2 (zgłoszonych przerwań od L2): Nirq

Okres sygnału fx (interwał czasu τx):

N

irqoscx NNNTT 212

Częstotliwość fx:

x

xT

f1

Program pomiaru okresu (częstotliwości) - PB552

#include <stdio.h>

#include <reg552.h>

idata union

struct char hi, lo; byte;

unsigned int word;

N1, N2;

idata unsigned N;

idata unsigned long LN;

static idata unsigned char irq;

float Tosc,Tx,Fx;

void T2_int() interrupt 14

irq++;

T20V=0;

main()

TM2CON=0x81;

CTCON=0x01;

Tosc=12.0/11059200.0;

EA=1;

while (1)

CTI0=0;

while (CTI0==0);

N1.byte.hi=CTH0; N1.byte.lo=CTL0; /* odbierz wartosc T2 */

/* oczekujemy na drugie zbocze i zliczamy przepelnienia */

T20V=0; ET2=1;

CTI0=0;

while (CTI0==0);

ET2=0; /* zablokuj zglaszanie przerwan od przepelnien T2 */

N2.byte.hi=CTH0; N2.byte.lo=CTL0; /* odbierz wartosc N2 */

N=N2.word-N1.word;

if (N2.word < N1.word) irq--;

LN=N+irq*65536L;

Tx=LN*Tosc;

Fx=1.0/Tx;

printf("\nN1=%5u N2=%5u i=%bu", N1.word, N2.word, irq);

printf(" N=%8Lu Tx=%.7f Fx=%5.5f", LN, Tx, Fx);

irq=0;

Ogólny schemat blokowy przetwornika A/C 80C552 Philips wraz z obwodami wejściowymi

Schemat blokowy modułu przetwornika A/C mikrokontrolera 80C552 Philips

ADC.1 ADC.0 ADEX ADCI ADCS AADR2

AADR1

AADR0

7 6 5 4 3 2 1 0

ADC.9 ADC.8 ADC.7 ADC.6

ADC.5

ADC.4

ADC.3

ADC.2

ADCON

ADCH

Rejestry SFR

BIT Symbol Funkcja

ADCON.7 ADC.1 Pierwszy bit wartości konwersji A/C

ADCON.6 ADC.0 Drugi bit wartości konwersji A/C

ADCON.5 ADEX

Blokada zewnętrznego startu konwersji przez STADC: 0 = konwersja nie może być uruchomiona zewnętrznym sygnałem STADC (pin STADC); 1 = konwersja może być uruchomiona zewnętrznym sygnałem STADC

ADCON.4 ADCI Flaga przerwania od przetwornika A/C. Flaga ta jest ustawiana gdy wynik konwersji jest gotowy do odczytu. Flaga musi być zerowana programowo.

ADCON.3 ADCS

Start i status przetwarzania. Ustawienie tego bitu rozpoczyna konwersję. Musi być on ustawiany programowo lub poprzez zewnętrzny sygnał (pin STADC). Bit ADCS pozostaje 1 w czasie procesu przetwarzania, gdy konwersja zostaje zakończona ADCS

zostaje resetowany równocześnie z pojawieniem się przerwania i flagi ADCI. ADCS nie może być zerowany programowo.

- / / - ADCI ADCS

ADCI ADCS OPERACJA

0 0 1 1

0 1 0 1

PRZETWORNIK A/C WOLNY, KONWERSJA MOŻE SIĘ ROZPOCZĄĆ, PRZETWORNIK A/C ZAJĘTY, BLOKADA STARTU NOWEJ KONWERSJI, KONWERSJA ZAKOŃCZONA, BLOKADA STARTU NOWEJ KONWERSJI, Stan nie możliwy.

ADCON.2 ADCON.1 ADCON.0

AADR2 AADR1 AADR0

Wybór wejścia analogowego. Bity te kodują binarnie jedno z 8 wejść analogowych portu P5 jako wybrane do procesu konwersji. Mogą być ustawiane tylko gdy ADCI i ADCS są w stanie niskim.

REFREF

REFinN

AVAV

AVV2Rezultat

N – dł. słowa przetwornika,

AVREF-

AVREF+ - napięcia referencyjne przetwornika

REFREFREFNin AVAVAVV2

Rezultat

jeżeli: ][0 VAVREF

REFNin AVV2

Rezultat

Przykład algorytmu konwersji wyniku przetwarzania A/C przy parametrach:

wartości zadane sprzętowo:

N=10;

][0 VAVREF ;

][5.2 VAVREF

odpowiadające im deklaracje programowe:

float Vin, AVRef;

AVRef=2.5;

Vin=(float)((256*ADCH+(ADCON&0xC0))>>6)*AVRef/1024;

Przykład uproszczonego algorytmu konwersji wyniku przetwarzania A/C (bez stosowania arytmetyki liczb zmiennoprzecinkowych), wynik konwersji jest liczbą typu int reprezentującą

wartość napięcia wejściowego w [mV] :

N=10; ][0 VAVREF ; ][12.5 VAVREF

/* uwaga: (5.12/1024)*1000 = 5 */

int Vin;

Vin=5*((256*ADCH+(ADCON&0xC0))>>6);

Przykład algorytmu obsługi wielokanałowego przetwornika A/C z wyzwalaniem sprzętowym serii pomiarów (sygnał wyzwalający STADC – przepełnienie 16-bitowe modułu zegara/licznika

L2). Obsługa przetwornika, rejestru kontrolno sterującego ADCON – w trybie przeglądania, zastosowano również uproszczony sposób konwersji wyników przy zastosowaniu źródła napięcia

referencyjnego AVRef=5.12V. Wyniki konwersji przekazywane są kanałem transmisji szeregowej do zewnętrznego odbiornika . /*************************************************************

* Moduł: adc_pol.c

* Aplikacja: Programu demonstracyjny obsługi przetwornika ADC

* mikrokontroler typu: 8xC552

* Obsługa przetwornika w trybie przeglądania

* UWAGA:

* Kanały są skanowane kolejno po narastającym zboczu sygnału STADC,

* Sygnał jest podłączony do P4.7i jest powtarzany z okresem repetycji

* co 1.14ms. Okres ten jest kontrolowany przez moduł zegara/licznika T2.

* Rezultaty przetwarzania przekazywane są kanałem transmisji szeregowej UART.

**************************************************************************/

#define ADEX 0x20

#define ADCI 0x10

#define ADCS 0x08

void write_UART (unsigned int *ptr, unsigned int k);

void main(void)

unsigned int conversion, result_ADC[8];

unsigned char ADC_Channel;

S0CON=0x40; /* 8 bits, no parity, 1 STOP bit */

TH1=TL1=0xFD; /* 19200 Baud @11.0592MHz */

PCON=0x80;

TMOD=0x20;

TR1=1;

TM2CON=0x0D; /* źródło sygn. zegarowego T2: osc/96 */

RTE=0x80; /* okres przepełnień: 0.569ms

P4.7 zmienia stan na przeciwny co każde 0.569ms

ADC konwersja narastającym zboczem sygnału STADC

P4.7/STADC: 1.14ms szybkość konwersji

*/

conversion=0;

while (1)

for (ADC_Channel=0; ADC_Channel < 8; ADC_Channel++)

ADCON=0; /* ADCI i ADCS są zerowane */

ADCON=ADC_Channel; /* przed wybraniem numeru kanału ADC */

if (ADC_Channel==0)

ADCON=ADEX; /* ADC0: zewnętrzny start konwersji T2 */

else

ADCON=ADCON | ADCS; /* ADC1..ADC7: programowy start */

while((ADCON&ADCI)==0); /* Czekaj na zakończenie konwersji

sprawdzając ADCI */

result_ADC[ADC_Channel]=5*((256*ADCH+(ADCON&0xC0))>>6);

/* Oblicz 10–bitowy binarny rezultat przetwarzania dla Uref=5.12V */

write_UART(&result_ADC, conversion++); /* Wyprowadzenie rezulatu do modułu UART */

if (conversion==10000)

conversion=0;

Schemat zastępczy obwodów wejściowych przetwornika A/C

Charakterystyka przetwarzania i charakterystyka błędu kwantowania

Mikroprocesory Motorola - MC68HC11A8

Hardware Features

8 Kbytes of ROM

512 Bytes of EEPROM

256 Bytes of RAM (All Saved During Standby) Relocatable to Any 4K Boundary

Enhanced 16-Bit Timer System: — Four Stage Programmable Prescaler — Three Input Capture Functions — Five Output Compare Functions

8-Bit Pulse Accumulator Circuit

Enhanced NRZ Serial Communications Interface (SCI)

Serial Peripheral Interface (SPI)

Eight Channel, 8-Bit Analog-to-Digital Converter

Real Time Interrupt Circuit

Computer Operating Properly (COP) Watchdog System

Available in Dual-In-Line or Leaded Chip Carrier Packages Software Features

Enhanced M6800/M6801 Instruction Set

16 x 16 Integer and Fractional Divide Features

Bit Manipulation

WAIT Mode

STOP Mode

Mikrokontroler analogowy (mikrokonwerter) ADuC812

Rys. Schemat blokowy mikrokonwertera ADuC812

CHARAKTERYSTYKA OGÓLNA:

Analogowe WE/WY: 8-kanałow, Wysoka dokładnośc przetwarzania 12-Bit C/A Źródło napięcie refencyjnego wewnątrz chpiu, 100 ppm/_C Wysoka prędkośc przetwarzania A/C 200 kprb/s Kontroler DMA wykorzystywany w procesie przetwarzania A/C do zapamiętywania wyników w pamięci RAM 2 x 12-Bit ptrzetworniki C/A z wyjściem napięciowym Wbudowany czujnik temeratury (On-Chip)

Pamięć: Pamięć programu: 8K Bytes (On-Chip) Flash/EE Pamięć danych: 640 Bytes (On-Chip) Flash/EE Pamieć danych RAM: 256 Bytes (On-Chip) Pamięć danych zewnętrzna: do 16MB Pamięć programu zewnętrzna: do 64KB

Rdzeń systemu kompatybilny 8051 Zegar systemowy: 12 MHz (nominalnie) 16 MHz Max 3 moduły 16-Bit zegar/licznik Port 3 – o zwiększonej obciążalności 9 wektorów przerwań, 2 poziomy priorytetów

Zasilanie: 3 V lub 5 V

Tryby pracy: Normal, Idle, and Power-Down

Urządzenia peryferyjne( On-Chip): moduł transmisji szeregowych: UART and SPI® Serial I/O 2-Wire (400 kHz I2C® Compatible) Serial I/O Watchdog Timer Monitor napięcia zasilania

Architektura pamięci mikrokonwerterów:

Rys. Pamięć programu. Rys. Pamięć danych

Rys. Model programowy mikrokonwertera

Rys. Funkcja przetwarzania (statyczna) Rys. Format rezultatu przetwarzania A/C

Podstawowe problemy programowej obsługi przetworników A/C (na przykładzie programowania mikrokonwertera ADuC812)

wybrane rejestry sterujące przetwornika A/C ( AduC812)

zasady obsługi programowo-sprzętowej przetwornika A/C,

programowanie rejestrów specjalnych (SFR) przetwornika

dostęp bitowy i bajtowy do rejestrów specjalnych przetwornika

programowa inicjalizacja pracy przetwornika A/C

podstawowe problemy kalibracji przetworników A/C

zasady obsługi programowo-sprzętowej przetworników A/C

ADCCON1

MD1 MD0 Tryb aktywowania przetwornika:

0 0 ADC powered down

0 1 ADC normal mode

1 0 ADC powered down if not executing a conversion cycle

1 1 ADC standby if not executing a conversion cycle

CK1 CK0 MCLK Dzielnik częstotliwości systemowej (przetwornik wymaga 17 taktów zegara systemowego)

0 0 1

0 1 2

1 0 4

1 1 8

AQ1 AQ0 ADC Clks Liczba taktów układu wzmacniacza podtrzymującego sygnał wejściowy (Track-Hold)

0 0 1

0 1 2

1 0 4

1 1 8

T2C Bit zezwolenia wyzwalania przetwornika sygnałem przepełnienia zegara/licznika L2

EXC Bit zezwolenia wyzwalania przetwornika zewnętrznym sygnałem CONVST(sygnał aktywny LOW, min. czas utrzymania sygnału > 100ns)

ADCCON2

ADCI: bit przerwania przetwornika, sygnalizuje zakończenie konwersji pojedynczej lub bloku DMA DMA: bit zezwala na tryb przetwarzania DMA CCONV: bit zezwolenia na tryb ciągły (ang. continuous) przetwornika

SCONV: bit startu pojedynczej konwersji (jest automatycznie kasowany po zakończeniu cyklu konwersji)

CS3..CS1: bity wyboru kanału multipleksera, CS3 CS2 CS1 CS0 CH#

0 0 0 0 0

0 0 0 1 1

0 0 1 0 2

0 0 1 1 3

0 1 0 0 4

0 1 0 1 5

0 1 1 0 6

0 1 1 1 7

1 0 0 0 Temp Sensor

1 1 1 1 DMA STOP

ADCCON3

BUSY: status zajętości przetwornika podczas konwersji (automatycznie zerowany po zakończeniu konwersji lub kalibracji)

Wewnętrzna struktura przetwornika A/C

Wyzwalanie pomiaru przetwornika A/C

wyzwalanie programowe

wyzwalanie sprzętowe

o tryb pracy ciągły

o wyzwalanie zewnętrznym źródłem pobudzającym (generator zewn.)

o wyzwalanie wewnętrznym źródłem pobudzającym (generator modułu L2)

tryby mieszany

Systemowa obsługa przetwornika A/C obsługa programowa metodą „podglądania” stanu rejestrów kontrolnych przetwornika

(ang. pooling)

obsługa programowa z wykorzystaniem systemu przerwań

obsługa programowo-sprzętowa z bezpośrednim przekazywaniem danych do pamięci danych systemu (tryb pracy DMA)

Tryb DMA pracy przetwornika prekonfigurowanie zewnętrznej pamięci RAM mikrokonwertera

(wstępne inicjowanie zawartości pamięci RAM – docelowego transferu danych)

Rys. Pamięć przed konwersją A/C Rys. Pamięć po wykonaniu cyklu przetwarzania DMA

Rys. Cykl przetwarzania DMA (mikrooperacje procesora)

Algorytm obsługi przetwornika w trybie DMA:

1. Wyłącz zasilanie przetwornika (tryb power down: MD1 i MD0 ustawione na 0 w rejestrze ADCCON1)

2. Adres wskaźnika przesyłanych danych ustawić na początek obszaru danych, wskaźnik danych określany jest 24-bitowo w rejestrach DMAL, DMAH i DMAP (DMAL musi być wpisany jako

pierwszy, potem kolejno DMAH i DMAP)

3. Przygotować zewnętrzną pamięć danych...określić numery przetwarzanych kanałów pomiarowych oraz wielkość bloku danych (całkowitą liczbę próbek przetwarzanych sygnałów)

4. Przeprowadzić inicjalizację rejestrów ADC SFRs w następującej kolejności:

a. w ADCCON2 ustaw tryb DMA ( MOV ADCCON2, #40H; DMA )

b. w ADCCON1ustaw parametry czasowe konwersji i włącz zasilanie przetwornika

c. proces konwersji DMA może być wyzwalany sygnałem startu poj. konwersji, z układu licznika L2 lub sygnałem zewn.

// Zaawansowany przyklad obslugi przetwornika A/C z sprzętowym // wyzwalaniem startu przetwarzania z obsługą w trybie DMA #include <ADuC812.h> // predefiniowane symbole ADuC812 #include <stdio.h> #define DMACOUNT 100 // liczba AD odczytow do wykonania #define DMACHAN 0x0 // nr kanału // ZMIENNE DEFINIOWANE W WEWNETRZNEJ PAMIECI RAM idata int xdata *ptr; idata int num; bdata bit C; // SEGMENT PAMIECI ZEWNETRZNEJ DO PRZESLAN DMA xdata int DMASTART[ DMACOUNT + 1]; // lokacja dla wyników przeslan DMA void end_of_adc(void) interrupt 6 // int_6*8+3 = 51dec = 33hex = ADCI CCONV=0; // stop konwersji AC C=0; // zeruje C wskazujac koniec przeslan DMA main() int i; // KONFIGURACJA portu transmisji szeregowej - UART SCON = 0x52; // 8bit, noparity, 1stopbit TMOD = 0x20; // konfiguracja Timer1.. TH1 = 0xFD; // ..dla 9600baud.. TR1 = 1; // PRE-KONFIGURACJA zewnetrznej RAM dla DMA w pojedynczym kanale for(i=0; i<DMACOUNT; i++) DMASTART[i]=DMACHAN<<12; DMASTART[i]=0xF000; printf("%cPRz ZMiSP\n", 0x0C); for (i=0; i<=DMACOUNT; i++) if (i % 8 ==0) printf("\n"); printf("[%3d]=%04X ", i, DMASTART[i] ); // KONFIGURACJA ADC dla konwersji typu DMA ... DMAL=(char)(&DMASTART); // adres inicjujacy kanal operacji DMA DMAH=(int)(&DMASTART)>>8; DMAP=0; // koniecznie w takim porzadku: DMAL, DMAH, DMAP) ADCCON1=0x64; // 6.51us conv+acq time [01-10-01-00] ADCCON2=0x40; // DMA mode EA=1; // globalne zezwolenie obslugi przerwan EADC=1; // zezwolenie obslugi przerwan przetwornika ADC C=1; // czekaj na koniec DMA CCONV=1; // start przetwarzania ADC w trybie "continuous" // Trwa konwersja i przesylanie danych DMA //... kiedy transmisja DMA jest kompletna, przetwornik ADC generuje // przerwanie i zeruje bit C

while (C); EA=0; EADC=0; // wynik przetwarzania ADC jest juz dostepny w RAM // wydruk kontrony zawartosci pamieci RAM for(i=0; i<=DMACOUNT; i++) if (i % 8== 0) printf("\n"); printf("[%3d]=%4d ", i, DMASTART[i] ); printf("\n"); // wydruk kontrolny w postaci slupka danych for(i=0; i<=DMACOUNT; i++) printf("\n%4d ", DMASTART[i] ); printf("\n"); // procedura mrugania dioda while(1) for (i=0; i<10000; i++) ; P3 ^= 0x10 ; // KONIEC

PODSTAWOWE PARAMETRY PRZETWORNIKÓW A/C I C/A

Metoda przetwarzania A/C

Rozdzielczość, Długość słowa kodowego, metoda kodowania

Zakres przetwarzania, napięcie referencyjne, maksymalne napięcia wejściowe

Liczba kanałów przetwarzania, sposób sprzężenia sygnałów wejściowych

Szybkość przetwarzania (próbki/s)

Charakterystyka wzmacniaczy wejściowych o impedancja wejściowa (stanu włączenia, stanu wyłączenia, stanu przeciążenia) o prąd polarycji obw. wejściowych o wsp. tłumienia sygnałów współbieżnych CMMR o charakterystyki dynamiczne i czasy ustalania sygn. wejściowych dla poszcz. wzmocnień

Rozmiar bufora FIFO

Metody wyzwalania

Metody transferu danych (DMA, przerwania)

System rejestrów kontrolno-sterujących (pamięć)

warunki otoczenia (pracy)

stabilność (czas wygrzewania, ..)

błędy przetwarzania o nieliniowość całkowa (ang. integral nonlinearity) o nieliniowość różniczkowa (ang. differential nonlinearity) o przesunięcie zera (ang. offset error) o błąd wzmocnienia (ang. gain error) o stosunek sygnału do szumu (ang. signal to (noise + distortion) ratio ) o dokładność względna (ang. relative accuracy) o czas ustalania napięcia wyjściowego (ang. voltage output settling time) o zakłócenia szpilkowe sygnału wyjściowego (glittch) (ang. digital-to-analog glitch impulse)

BŁĘDY PRZETWARZANIA PRZETWORNIKÓW A/C

Przetworniki A/C

Nieliniowość całkowa (ang. integral nonlinearity) : Max odchylenie dowolnego kodu od linii łączącej punkty końcowe charakterystyki przetwarzania przetwornika A/C (określana w bitach, częściach ułamkowych bitów) np. ±0.3LSB)

Nieliniowość różniczkowa (ang. differential nonlinearity):

Największa zmierzona różnica pomiędzy dwoma sąsiednimi poziomami sygnału analogowego przy zmianie słowa kodowego o 1 wyrażona (określana w bitach, częściach ułamkowych bitów)

np. ±0.3LSB

Przesunięcie zera (ang. offset error):

Przesunięcie charakterystyki przetwarzania od punktu zerowego przy zerowej wartości sygnału wejściowego (określana w bitach, częściach ułamkowych bitów) np. ±4LSB

Błąd wzmocnienia (ang. gain error):

Przesunięcie charakterystyki przetwarzania od końcowego punktu przy sygnale wejściowym pełnego zakresu pomiarowego (po uprzedniej adjustacji przesunięcia zera) (określana w bitach,

częściach ułamkowych bitów) np. ±2LSB

Stosunek sygnału do szumu (ang. signal to (noise + distortion) ratio ):

Stosunek sygnału do szumu określa się dla sygnału sinusoidalnego o max. amplitudzie, stosunek częstotliwości fali sinusoidalnej do częstotliwości próbkowania powinien być liczbą

niewymierną.

Teoretyczna wartość stosunku sygnał szum dla N-bitowego przetwornika:

dBNNS )76.102.6()/( max

Dla N=12 → S/N=74dB

Całkowite zniekształcenia harmoniczne (ang. total harmonic distortion)

Całkowite zniekształcenia harmoniczne to stosunek sumy wartości średniokwadratowych harmonicznych do sygnału podstawowego.

Przetworniki C/A

Dokładność względna (ang. relative accuracy)

Dokładność względna jest mierzona jako max odchylenie punktów charakterystyki przetwarzania od linii prostej przechodzącej przez punkt końcowy charakterystyki przetwarzania C/A,

odniesioną do napięcia pełnego zakresu przetwarzania i wyrażona w procentach. Pomiar powinien być dokonywany po przeprowadzeniu adjustacji błędu przesunięcia zera i błędu pełnej skali

przetwornika.

Czas ustalania napięcia wyjściowego (ang. voltage output settling time)

Jest to wartość czasu upływającego do momentu osiągnięcia specyfikowanego poziomu napięcia wyjściowego na skutek zmiany na wejściu odpowiadającej pełnemu zakresowi.

Zakłócenia szpilkowe sygnału wyjściowego (glittch) (ang. digital-to-analog glitch impulse)

Powstają w wyniku stanów przejściowych zmiany słów kodowych. Określane powierzchnią obszaru szpilek w nV/s.

Przetwornik C/A mikrokontrolera analogowego ADuC812 ADuC812 jest wyposażony w dwa 12-bitowe napięciowe przetworniki C/A. Każdy z nich posiada wyjściowy bufor napięciowy typu „rail-to-rail” (wyjście od szyny do szyny zasilającej) obciążany do

wartości 10kΩ/100pF. Każdy niezależnie może pracować w zakresie 0V do VREF (wewnętrzne źródło 2.5V) i 0V do AVDD. Każdy z nich może pracować w trybie 8 lub 12-bitowym. Przetworniki

wykorzystują wspólnie jeden rejestr kontrolny DACCON oraz 4 rejestry danych, DAC1H, DAC1L, DAC0H, DAC0L. Mogą pracować w trybie 12-bitowym asynchronicznym w którym wartośc

wyjściowa napięcia przetwornika C/A uaktualniana jest po wpisaniu danej do DACL – dlatego ważana jest kolejność wpisywania danych, najpierw cz. starsza DACH, a potem, młodsza DACL.

DACCON (wartość pocz. 04H, brak adresowania bitowego)

MODE RNG1 RNG0 CLR1 CLR0 SYNC PD1 PD0

Alokacja

bitowa

Mnemo

nic bitu

Opis

DACCON.7 MODE DAC MODE bit umieszcza nadrzędny działający tryb dla obu DACs

„1” = 8-bit tryb (pisz 8bitowy do DACxL SFR).

„0” = 12-bit tryb.Bitowy wybór zakresu DAC1.

DACCON.6 RNG1 Bit wyboru zakresu przetwornika . DAC1 „1” =DAC1 zakres 0-VDD.

„0” = DAC1 zakres 0-VREF.

U

t

szpilka napięciowa o

najw. polu

powierzchni

UFS

DACCON.5 RNG0 Bit wyboru zakresu przetwornika . DAC0.

„1” =DAC0 zakres 0-VDD.

„0” = DAC0zakres 0-VREF.

DACCON.4 CLR1 Bit zerowania DAC1

„0” =DAC1 wyjście wymusza do 0V.

„1” = DAC1 wyjście normalne.

DACCON.3 CLR0 Bit zerowania DAC0

„0” =DAC0 wyjście wymusza do 0V.

„1” = DAC0 wyjście normalne.

DACCON.2 SYNC Bit uaktualnienia synchronicznego

„1” – wyjścia przetworników są aktywowane wpisem danej do DACxL.

Użytkownik może uaktualniać rejestry DACxL/H podczas SYNC=0.

Uaktualnie jednoczesne wyjść nastąpi po wpisaniu do SYNC=1.

DACCON.1 PD1 Bit Power-Down

„1” = Power-On DAC1.

„0” = Power-Off DAC1

DACCON.0 PD0 Bit Power Down.

„1” = Power-On DAC0

„0” = Power-Off DAC0

Architektura przetwornika C/A zawiera drabinkę rezystancyjną współpracującą ze buforowym wzmacniaczem wyjściowym (funkcjonalny ekwiwalent pokazany jest na rys.). Szczegóły

architektury są opatentowane U.S. Patent Number 5969657. Zasada tej architektury gwarantuje monotoniczność i znakomitą różnicową liniowość.

Przykładowy program generujący falę sinusoidalną

chwilowe wartości amplitudy (1 okres – 64 próbki) przechowywane są w pamięci kodu programu

#include <stdio.h>

#include <ADuC831.h>

sbit LED = 0x0B4;

void main (void)

unsigned code values[64][2]=0x07, 0xFF,0x08, 0xC8,0x09, 0x8E,0x0A, 0x51,0x0B, 0x0F,

0x0B, 0xC4,0x0C, 0x71,0x0D, 0x12,0x0D, 0xA7,0x0E, 0x2E,

0x0E, 0xA5,0x0F, 0x0D,0x0F, 0x63,0x0F, 0xA6,0x0F, 0xD7,

0x0F, 0xF5,0x0F, 0xFF,0x0F, 0xF5,0x0F, 0xD7,0x0F, 0xA6,

0x0D, 0x12,0x0C, 0x71,0x0B, 0xC4,0x0B, 0x0F,0x0A, 0x51,

0x09, 0x8E,0x08, 0xC8,0x07, 0xFF,0x07, 0x36,0x06, 0x70,

0x05, 0xAD,0x04, 0xEF,0x04, 0x3A,0x03, 0x8D,0x02, 0xEC,

0x02, 0x57,0x01, 0xD0,0x01, 0x59,0x00, 0xF1,0x00, 0x9B,

0x00, 0x58,0x00, 0x27,0x00, 0x09,0x00, 0x00,0x00, 0x09,

0x00, 0x27,0x00, 0x58,0x00, 0x9B,0x00, 0xF1,0x01, 0x59,

0x01, 0xD0,0x02, 0x57,0x02, 0xEC,0x03, 0x8D,0x04, 0x3A,

0x04, 0xEF,0x05, 0xAD,0x06, 0x70,0x07, 0x36;

DACCON = 0x0D; //DAC0 on 12-bit Asynchronous

DAC0H = 0x08; //DAC0 mid scale

DAC0L = 0x00;

while (1)

int i, j;

for ( i = 0 ; i < 64; i++)

DAC0H = values[i][0];

DAC0L = values[i][1];

for (j=0; j< 3000; j++) ; /* */

LED ^= 1;

MIKROKONWERTERY – Przetworniki inteligentne smart transducer

W ciągu ostatnich 20 lat obserwuje się postęp w dziedzinie czujników

inteligentnych. IEEE oraz NIST opracowały normę, która obejmuje funkcje

i zasady transmisji sygnału.

Przetworniki wykonane zgodnie z normą 1451 są przetwornikami nowej

generacji, przystosowanymi do pracy w sieci, o możliwościach

niespotykanych w dotychczasowych rozwiązaniach. Są niezależne od

rozwiązań konstrukcyjnych sprzętu i sieci.

Sygnał cyfrowy zawiera informacje o wartości mierzonej wielkości, jej

jednostce SI i symbolu przetwornika, może być także sygnałem sterującym.

IEEE Institute of Electrical and Electronics Engineers

NIST National Intitute of Standards and Technology (dawne National Bureau of Standards - NBS)

Termin: „czujniki inteligentne” ? ... czy układy pomiarowe zdolne są do podejmowania decyzji ?

Od czujnika wymaga się znacznie mniej.

W j. angielskim takie czujniki nazywane są smart sensors lub intelligent sensors.

W roku 1992 prof. Ryszard Jachowicz znając poglądy środowisk metrologów zarówno polskich jak i zachodnich zaproponował na konferencji COE’92

następującą definicję czujnika inteligentnego:

Czujnik inteligentny jest elementem pomiarowym przekazującym

informację o mierzonej wielkości w postaci cyfrowej, który komunikuje

się z zewnętrznym cyfrowym systemem pomiarowym (komputerem) w

oparciu o standardowy protokół komunikacji i z użyciem

standardowego interfejsu

W opracowanej normie IEEE 1451 obejmującej sprzęgi przetworników (Smart Transducer Interface Standard For Sensors And Actuators) przyjęta jest inna definicja, obejmująca wszystkie przetworniki, zarówno czujniki jak i organy wykonawcze lub wzbudzające. Wspólne traktowanie czujników i organów wykonawczych wprowadza nowe podejście do sygnału pomiarowego zgodne z treścią tej normy. Sygnały pomiarowe maja taki sam charakter, co sygnały sterujące, są przesyłane po tych samych magistralach i mogą być użyte do sterowania.

POSTĘP W DZIEDZINIE CZUJNIKÓW INTELIGENTNYCH

Jednym z pierwszych układów jest produkowany seryjnie czujnik inteligentny Eμ358A. Ma on czujnik pierwotny wykonany w technologii IS-FET

zintegrowany ze wzmacniaczem.

Różne typy czujników inteligentnych nowszej generacji zawierają obecnie cztery podstawowe układy toru przetwarzania sygnałów:

wzmacniacz dopasowujący (kondycjonujący)

przetwornik analogowo-cyfrowy

mikroprocesor 4-bitowy (8-bitowy)

nadajnik transmisji szeregowej

Wszystkie części toru pomiarowego można wykonać w jednej strukturze scalonej ?

Typowy dla początku lat dziewięćdziesiątych czujnik inteligentny zawierał trzy układy scalone:

część analogową wraz z przetwornikiem A/C

mikroprocesor

część cyfrową.

Rys. Łączenie zespołu czujników inteligentnych z wykorzystaniem

łącza RS 485 i dodatkowych przewodów zasilających

CZUJNIK INTELIGENTNY WEDŁUG NOWEJ NORMY

Mikrokomputer Zasilacz Czujnik

1

Czujnik

2

inne

czujniki

Rs485

Rys. Czujnik inteligentny według IEEE 1451.2. NCAP- sprzęg między czujnikiem a siecią. Moduł sprzęgu czujnika inteligentnego - STIM może

zawierać wiele różnych czujników i musi posiadać pamięć nieulotną TEDS zawierającą szczegółowy zapis struktury STIM.

NAJWAŻNIEJSZE USTALENIA NORMY

Norma obejmuje następujące zagadnienia:

P1451.1 - normalizacja programów potrzebnych dla pracy NCAP, między innymi:

- współpracy ze STIM

- dostępu do TEDS

- adresowania

- sterowania przesyłaniem informacji

- komunikacji między przetwornikami a siecią

P1451.2 – normalizacja zarówno sprzętu jak i programów związanych z pracą STIM. Norma rozróżnia następujące typy przetworników w zależności od

charakteru ich sygnałów:

- czujniki

- organy wykonawcze

- czujniki kolejności zdarzeń

- przetworniki próbkujące (wysyłające serie danych)

- inne

Function

block

Transducer

block

Network capable

Application procesor

(NCAP)

Adres

logic

A/D

converter

D/A converter

Discrete

I/O

?

Transducer electronic

data sheet

(TEDS)

Smart transducer

interface module

(STIM)

Transducer

Transducer

Transducer

Transducer

Signal isolator

Signal

isolator

Buffered

analog

output

Smart sensor per IEEE P 1451 definition (15 july 1996) output

Net

wo

rk

Buffered analog

output

Realizowane funkcje:

- adresowanie

- przesyłanie danych

- przechowywanie informacji o wszystkich przetwornikach i dostępie do nich

- identyfikacja

- status

- sterowanie całym STIM oraz poszczególnymi torami pomiarowymi

- przełączanie

- przerwania

Inne funkcje (dodatkowe): kalibracja, autokalibracja itp.

Oddzielny rozdział jest poświęcony jest pamięci TEDS, która zawiera poza danymi układu także funkcje matematyczne przydatne przy korekcji sygnału.

Znormalizowane jest również zasilanie (4,5 – 5,5 V) (3V), pobór prądu przez STIM (nie więcej niż 75 mA ) oraz złącze między NCAP a STIM

(dziewięciostykowe).

P1451.3 - komunikację dla systemów rozproszonych

P1451.4 - komunikację o charakterze mieszanym, np. przesyłanie niektórych cyfrowych danych dotyczących czujników analogowych.

Z rys.3 wynika, że każdy czujnik inteligentny (mogący zawierać w sobie kilka czujników pierwotnych), ma własny, bardzo rozbudowany układ cyfrowy.

Jest to oczywiście rozwiązanie nadmiarowe, ale umożliwiające uproszczenie zarówno układów sterujących systemem, jak i szybsze ich działanie.

PRZETWARZANIE SYGNAŁÓW W CZUJNIKACH WEDŁUG NOWEJ NORMY

Dla wytworzenia sygnału dostosowanego do przesyłania w sieci oraz do wykorzystania przez współpracujące urządzenia niezbędne jest wielokrotne

przetwarzanie sygnału. Norma nie stawia warunków na przetwarzanie analogowe, więc na schematach funkcjonalnych nie jest ono wyodrębnione.

Kalibracja i korekcja sygnału odbywa się przy użyciu informacji zapisanych w TEDS, a więc korygowany jest sygnał cyfrowy. Przy korekcji sygnału

może być wykorzystany sygnał z innego przetwornika.

Wyjściowy sygnał pomiarowy zawiera (w/g normy) trzy składniki:

wartość wielkości mierzonej

jednostkę

symbol lub numer porządkowy przetwornika

Transducer Electronic Data Sheet (TEDS) Arkusz danych przetworników elektronicznych

Elektroniczna karta katalogowa przetwornika

Przetwornik

TransducerElectronic Data

Sheet (TEDS)

Tryb mieszany interfejsu

(analogowo-cyfrowy)

0 1 0 1 1 1 0 1 0 1 0 01 1 1 0 0 1 0 0 0 1 1 00 0 1 1 1 1 0 0 1 0 1 1

(Rysunki zaczerpnięto z pracy: Roman Wyżgolik; Politechnika Śląska,Instytut automatyki, Zakład systemów pomiarowych; Tytuł: IEEE 1451 – interfejs przetwornika inteligentnego)

Rys. Przetwarzanie sygnału w czujnikach inteligentnych

a) tor sygnału pomiarowego, b) tor sygnału sterującego

Czujnik Przetwornik

A/C

Układ

adresujący NCAP TEDS

Wzmacniacz

separujący

Sieć

NCAP Układ

adresujący

Przetwornik

C/A

Organ

wykonawczy

Wzmacniacz

separujący

Wielkość wyjściowa

(np. prąd, siła,

moment obrotowy)

Sieć

a)

b)

Liczba użytych jednocześnie czujników może być bardzo wielka. W przykładzie przedstawionym na rys. zastosowano 16 magistral, przy czym do każdej

z nich można przyłączyć 255 czujników.

Rys. System czujników inteligentnych badany w Boeing Commertial Airplan Co.

Host procesor

Networked

snsor

Networked

snsor

Networked

snsor

Networked

snsor

Networked

snsor

Networked

snsor

Networked

snsor

Networked

snsor

Networked

snsor

Networked

snsor

Network

HUB

Bus 1

Bus 2 Bus 3

Bus16 Host

controller

Szablony TEDS

(Rysunki zaczerpnięto z pracy: Roman Wyżgolik; Politechnika Śląska,Instytut automatyki, Zakład systemów pomiarowych; Tytuł: IEEE 1451 – interfejs przetwornika inteligentnego)

KORZYŚCI Z WPROWADZENIA NORMY

Najważniejsze zalety normalizacji w dziedzinie czujników inteligentnych to zwiększenie możliwości ich stosowania, a mianowicie:

wykorzystywanie znacznie większej niż dotąd liczby czujników w jednym systemie pomiarowym

współpracy między systemami zawierającymi różne czujniki, nawet produkowanych przez różne firmy

transmisji na odległość niezależnej od rodzaju sieci

stosowania w systemach rozproszonych

wykorzystania tych samych sygnałów do sterowania

brak zależności pracy systemów od rozwiązań sprzętowych.

PODSUMOWANIE

Ze względu na stosowane technologie i związaną z tym miniaturyzację czujniki inteligentne, mimo niespotykanych dotąd możliwości, będą miały małe

wymiary i względnie niewielką cenę.

Sygnały pomiarowe tych czujników będą dostarczały więcej niż dotychczas informacji, ponieważ będą zawierały także jednostkę oraz symbol

identyfikacyjny czujnika. Będą mogły być skorygowane ze względu na wielkości wpływowe, możliwa jest również kalibracja. Przydatne są bezpośrednio w

układów sterujących. Transmisja danych będzie szybka i niezależna od sieci.

Mimo zastosowania techniki cyfrowej, dla użytkowników są dostępne również sygnały analogowe.

Podstawy akwizycji danych pomiarowych

Konfiguracja systemów akwizycji danych

Kontroler

procesu

Proces technolo

-giczny C/A

C/A A/C

A/C

System akwizycji danych z przetwarzaniem A/C i C/A w pojedynczych kanałach

Rejestr Adresu

Dekoder adresu

Adresu

Kan.1

Kan.M

Wejścia

analogowe

RON

RON

MUX

RL

Bufor, PP,

Wzm., A/C

Sygn.

zegarowy

Adres

Kanału Pom.

Podstawowe parametry multipleksera:

czas kluczowania: 50ns do >1s

rezystancja stanu włączenia: 25 do setek

rezystancja włączenia modulowana (RON zmienia się od poziomu sygnału)

rezystancja izolacji: 50 do 90 dB

zabezpieczenia przepięciowe

Nowe trendy w konstrukcjach multiplekserów:

Trench Isolation gives high speed, latch-up protection, and low-voltage operation

ADG511, ADG512, ADG513: +3.3V, +5V, 5V specified Ron < 50 @ 5V

Switching Time: <200ns @ 5V

ADG411, ADG412, ADG413: 15V, +12V specified Ron < 35 @

15V Switching Time: <150ns @ 15V

ADG508F, ADG509F, ADG528F: 15V specified Ron < 300

Switching Time: < 250ns

Fault-Protection on Inputs and Outputs

MUX

tmux

SAR A/C

(bez PP)

tmux

FDP Kan.1

Kan.M

fwe

Sygnał zmiany

kanału Sygnał zmiany wzmocnienia

FDP twzm

fs Sygnał startu konwersji A/C

N

tkonw

fwe fwe

22

1

wzmmuxkonw

s

tttf

konw

Nwet

f

2

1

dla przykładu: jeśli N=12 i tkonw=20s to wtedy fwe=4Hz

Skąd to ? :

Jeżeli przetwornik A/C nie posiada układów próbkująco-pamiętających (PP) to dla zapewnienia dokładności przetwarzania na poziomie 1LSB:

konwt

LSB

dt

dv 1

max

Przy max. amplitudzie sygnału sinusoidalnego zapewniającego przetwarzanie przy pełnej skali 2

2N

lub 12 N

maks. szybkość zmian sygnału wejściowego:

NN ff

dt

dv222 max

1

max

max

Biorąc pod uwagę te dwa równania możemy określić fmax,

konw

N tf

2

1max

Dla przykładu przy tkonw=20s (co odpowiada częstości próbkowania 50kPS), i 12-bitowej rozdzielczości przetwornika maks. częstotliwość sygnału wejściowego jest limitowana do 4Hz.

Modyfikacja układu pomiarowego przez dodanie układu PP (próbkujaco-pamiętającego) pozwala zwiększyć zakres dynamiki sygnałów wejściowych.

V(t)

t

V

t

MUX

tmux

FDP1 Kan.1

Kan.M

Sygnał zmiany kanału Sygnał zmiany

wzmocnienia

FDPM twzm

fs

Sygnał startu konwersji A/C

N

fwe

A/C

tkonw

PP

takw

Sygnał startu podtrzymania fwe

Ogólnie:

konwakwpgamux tttt 22

dlatego:

konwakw

stt

f

1

dla przykładu: jeśli takw=1µs, tkonw=9µs, wtedy fs=100kPs

oraz: M

ff s

we2

Próbkuj /

Zbieraj

Trzymaj

Próbkuj /

Zbieraj

takw tkonw

Dane

ważne

Konwersja A/C

Dane

ważne

Zmiana kanału

i wzmocn.

Stan przejść. Mult./Wzm.

1/fs

A/C

Mult/Wzm

PP

Typowy diagram czasowy dla systemu akwizycji multipleksowanych danych z użyciem PP

FDP

Kwantowanie i kodowanie

x1

-UFS

x2 x3 x4

x5 x6 x7 x8 x9

y6

y7

y8

y5

y4

y3

y2

y1

+UF

S

xa

yi

Q

x1 x2 x3 x4 x5 x6 x7 x8 x9

e=xa-yi

Q

xa

x1

-UFS

x2 x3 x4 x5

x6 x7 x8 x9

y6

y7

y8

y5

y4

y3

y2

y1

+UFS

xa

yi

Q

x1 x2 x3 x4 x5 x6 x7 x8 x9

e=xa-yi

xa

Q

y1 y2 y3 y4 y5 y6 y7 y8

yi

y2

y3

y4

y5

y6

y7

y8

111

110

101

100

011

010

001

000

Rysunek 2. a) Charakterystyka przejściowa kwantyzatora równomiernego i b)

przebieg zmian błędu kwantyzacji

Reprezentacje cyfrowe wielkości analogowych (liczbowe kody binarne)

słowa kodowe 110 NaaaA o długości N bitów, przy czym 1,2,1,0,1,0 Niai

poszczególnym bitom przypisuje się wagi,

MSB – bit najbardziej znaczący (największa waga) aN-1

LSB – bit najmniej znaczący (najmniejsza waga) a0

UFS – napięcie pełnej skali przetwarzania

D – wartość liczbowa reprezentowana przez słowo kodowe

Ua – wartość napięcia reprezentowana przez słowo kodowe

a). Przy zapisie słowa kodowego z użyciem liczb ułamkowych

wagi bitów posiadają wartości: iNib

2

1

b). Przy zapisie słowa kodowego z użyciem liczb całkowitych

wagi bitów posiadają wartości: i

ib 2

Słowo kodowe (wyjściowe słowo przetwornika)

i

N

i

iabD

1

0

a). DUU FSa b). N

FSa

DUU

2

(w naszych rozważaniach proponuję przyjąć sposób b. )

Wagi bitów słowa kodowego

ai 7 6 5 4 3 2 1 0 ∑

bi=2i 128 64 32 16 8 4 2 1 255

bi=

iN2

1 2

1

4

1

8

1

16

1

32

1

64

1

128

1

256

1

256

255

kody unipolarne: reprezentacja napięć z przedziału (0, UFS)

kody bipolarne: reprezentacja napięć z przedziału (-UFS, +UFS)

Kody binarne przetworników A/C

naturalny kod binarny

1

0

N

i

iiabD

kod uzupełnień do dwóch

2

0

11

N

i

NNii ababD

kod binarny przesunięty

1

0

1

N

i

Nii babD

kod znak-moduł

1

0

1

N

i

iiN abazD

11

01

1

1

1

N

N

Nadla

adlaaz

kody dwójkowo-dziesiętne (dziesiętno-binarne) (BCD, CCD, ...)

o pozycyjne

o symboliczne

Przykład binarnych kodów prostych Wartość

reprezentowana przez kod

DUU FSa

Naturalny kod binarny

Kod uzupełnień do 2

Kod binarny przesunięty

Kod znak-moduł

01234567 aaaaaaaa 01234567 aaaaaaaa 01234567 aaaaaaaa 01234567 aaaaaaaa

QU FS 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

QUFS 2 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0

QUFS 21 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1

FSU21 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0

QU FS 21 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1

Q 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1

0 +0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

–0 — 1 0 0 0 0 0 0 0

Q — 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1

QUFS 21 — 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 1 0 1 1 1 1 1 1

FSU21 — 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0

QUFS 21 — 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1

QU FS 2 — 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0

QUFS — 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

FSU — 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 —

Pomiary wartości DC/RMS

Poziom DC sygnału analogowego

DC wartość średnia

UDC =1

t2 − t1∫ 𝑢(𝑡)

𝑡2

𝑡1

𝑑𝑡

dla sygnału analogowgo

dla sygnału cyfrowego

RMS wartość skuteczna

URMS = √1

kT∫ 𝑢(𝑡)2

𝑘𝑇

0

𝑑𝑡 IRMS = √1

kT∫ 𝑖(𝑡)2

𝑘𝑇

0

𝑑𝑡

dla sygnału analogowego, gdzie: T-okres sygnału, k-wielokrotność okresu 1,2, 3, …

𝑈𝑅𝑀𝑆 = √1

𝑁∑ (𝑢𝑖)2

𝑖=𝑁−1

𝑖=0

IRMS = √1

𝑁∑ (𝑖𝑖)2

𝑖=𝑁−1

𝑖=0

dla sygnału cyfrowego, gdzie N-liczba próbek odpowiadająca wielokrotności próbkowanego okresu kT

FFT transformata Fouriera

Relacje parametrów próbkowania w dziedzinie czasu i częstotliwości

Podstawowe wiadomości i właściwości filtrów cyfrowych

Filtry cyfrowe występują jako jeden z dwóch typów:

SOI (z ang. FIR - Finite Impulse Response) - filtry o Skończonej Odpowiedzi Impulsowej

NOI (z ang. IIR - Infinite Impulse Response) - filtry o Nieskończonej Odpowiedzi Impulsowej

Jedną z najprostszych postaci jest filtr typu SOI nazywanymi również filtrem nierekursywnym. Filtr ten do uzyskania próbki sygnału wyjściowego

wykorzystuje próbkę bieżącą i próbki przeszłe sygnału wejściowego, nie korzysta z żadnych przeszłych próbek sygnału wyjściowego.

Na rys.1 przedstawiony został przykładowy schemat blokowy filtru nierekursywnego.

x(n-N-1)

x(n-3)

x(n-2

x(n-1)

x(n)

Rys. 1. Schemat blokowy filtru nierekursywnego

Można to również zapisać równaniem ogólnym:

1

0

)()()(N

k

k knxnbny

gdzie: x(n) oznacza sygnał wejściowy, y(n) – sygnał wyjściowy, N – to rząd filtru, zaś bk(n) to współczynniki filtru SOI.

Ogromnymi zaletami tych filtrów są: prostota projektowania, stabilność (filtry te się nie wzbudzają) oraz możliwość uzyskania liniowej charakterystyki

fazowo-częstotliwościowej, co nie powoduje zniekształceń sygnału. Cecha ta jest bardzo znacząca w wielu zastosowaniach m.in. w pomiarach biomedycznych.

Wadą jednakże tych filtrów jest duża złożoność obliczeniowa w porównaniu z filtrami rekursywnymi. Bardziej obrazowo można to wytłumaczyć następująco:

aby filtr nierekursywny posiadał stromą charakterystykę amplitudowo-częstotliwościową, szybko przechodził z pasma przejściowego do pasma zaporowego,

wymagana będzie znaczna ilość współczynników. Liczba ich będzie znacznie większa, niż w przypadku filtrów rekursywnych o podobnej stromości zboczy.

Filtry o nieskończonej odpowiedzi impulsowej NOI (z ang. Infinite Impulse Response - IIR) różnią się od filtrów SOI tym, iż posiadają pętlę sprzężenia

zwrotnego. Próbki sygnału wyjściowego filtru zależą od próbek sygnału wejściowego i poprzednich próbek sygnału wyjściowego. Można to zapisać równaniem

ogólnym o postaci:

1

0

)()()(N

k

kk knyanxny

gdzie: x(n) oznacza sygnał wejściowy, y(n) – sygnał wyjściowy, N – to rząd filtru, ak(n) – współczynniki filtru NOI.

Wielką zaletą filtrów rekursywnych jest możliwość uzyskania bardzo stromych charakterystyk amplitudowo- częstotliwościowych przy niewielkiej liczbie

współczynników. We wszystkich systemach ze sprzężeniem zwrotnym tak i w filtrach NOI, mogą na wyjściu wystąpić niestabilności i oscylacje o nieskończonym

czasie trwania.

y(n-N-1)

y(n-3)

y(n-2)

y(n- 1)

y(n)

Rys. 2. Schemat blokowy filtru rekursywnego

Filtry cyfrowe rekursywne i nierekursywne różnią się dość znacznie między sobą. Podstawową różnicą (obok różnic strukturalnych) jest ilość wykonywanych

obliczeń, gdzie w przypadku filtru NOI ich liczba jest znacznie mniejsza, niż w przypadki filtrów SOI.

Filtry SOI natomiast posiadają dużą stabilność łatwość projektowania oraz liniową charakterystykę fazowo – częstotliwościową.

PRZESYŁANIE SYGNAŁÓW INFORMACYJNYCH, STERUJĄCYCH I PROGRAMUJĄCYCH (w systemach pomiarowych)

sygnały informacyjne – niosą informację o wielkościach mierzonych,

sygnały organizacyjne – adresy, rozkazy i sygnały kontrolne systemu pomiarowego.

Sposoby przesyłania informacji:

Impulsowe

Sygnały w systemach

pomiarowych

Informacyjne (dane) Organizacyjne (adresy, rozkazy)

ANALOGOWE DYSKRETNE

Napięciowe

Standardowe Z rozdziałem

częstotliwościowym Z rozdziałem

czasowym

Kodowe

Prądowe Potencjałowe

Naturalne

D1 DN

1 Wy IS

We

szeregowy

równoległy

D1 DN

N1

N2

N3

N4

11

12

13

14

We

WY

Synchroniczne przesyłanie danych (przykład)

N O Dane

Impulsy

zegarowe

Magistrala

Dane

Impulsy

zegarowe

Odbiór

1 0 1 1 0

diagram czasowy

N

O

Dane

Impulsy

zegarowe

Magistrala

0 1

2 3 4 5 6 7

Dane

0

1

.

.

7

Tz

Tz

RÓWNOLEGŁE

SZEREGOWE

Asynchroniczne przesyłanie danych

(metoda start-stopowa)

N O Dane

Generator

nadajnika

Linia danych

Generator

odbiornika LSB MSB Par. 1, 1½,2

diagram czasowy

START 1 2 3 4 5 6 7 8 P STOP

RS-232-C

Schemat blokowy konfiguracji interfejsu w trybie dwukierunkowym (full duplex)

INTERFEJS SZEREGOWY DLA PROGRAMOWALNEJ APARATURY POMIAROWEJ (Standard IEEE 1174 )

Standard IEEE 1174 definiuje sposób implementacji popularnego interfejsu szeregowego RS 232 dla potrzeb sprzętu pomiarowego przeznaczonego do budowy systemów pomiarowych.

Rys. 1. Wzajemne relacje standardów łączy interfejsowych aparatury pomiarowej.

Rys.2. Połączenie „null modem”.

Oznaczenia:

TxD - Transmit Data (transmisja danych)

RxD - Receive Data (odbiór danych)

DTE - Data Terminal Equipment (urządzenie końcowe danych, np. komputer)

DCE - Data Circuit-terminating Equipment (urządzenie komunikacji danych, np. modem)

DSR - Data Set Ready (gotowość odbioru danch)

RTS - Request to Send Data (gotowość portu - żądanie transmisji)

CTS - Clear to Send Data (sygnał kasowania transmisji)

DCD - Data Carrier Detected (sygnalizacja wykrycia nośnej)

IEEE 1174

GPIB VXI

Kontroler IEEE 488 . 2

Rozkazy i zapytania SCPI

Aplikacja pomiarowa

Kontroler

Aplikacja

Komunikaty SCPI

Sk ł adnia i struktury danych

P o ł ą c z e n i e f i z y c z n e

Urządzenie

IEEE 1174

GPIB VXI

Kontroler IEEE 488 . 2

Rozkazy i zapytania SCPI

Aplikacja pomiarowa

DCE DTE

DTE

DCE DTE

DTE

SCPI - Standard Commands for Programmable Instruments (język programowania przyrządów pomiarowych)

W połączeniu z modemami wykorzystuje się protokół CTS/RTS. Urządzenie końcowe DTE wysyłając dane musi uzyskać od swojego modemu DCE potwierdzenie nawiązania połączenia z

oddalonym modemem. Wystawia więc sygnał RTS - żądając w ten sposób od swojego modemu nawiązania komunikacji z oddalonym DCE. Modem potwierdza nawiązanie łączności wystawiając

sygnał CTS skierowany do swojego DTE w stan ON. Oznacza to, że DTE może transmitować dane.

Linie danych (logika ujemna)

1 logiczna od -15V do -3V

0 logiczne od +15V do +3V

Linie sterujące (logika dodatnia)

1 logiczna od +15V do +3V

0 logiczne od -15V do -3V

Protokoły sterowania przepływem danych

Do sterowania przepływem danych standard IEEE 1174 wykorzystuje dwa podstawowe protokóły:

1. Sterowanie sprzętowe, używające obwodu CTS/RFR

2. Sterowanie programowe, używające znaków XON/XOFF.

Rys.3. Sprzętowe sterowanie przepływem danych (RFR - Ready For Receiving)

Procedura sprzętowa używa obwodu RFR oraz obwodu CTS. Przez kabel „null modem” obwód RFR jednego urządzenia jest połączony z obwodem CTS

drugiego. Urządzenie DTE odbierające dane obwodem RxD może ustawić :

RFR=ON w celu zasygnalizowania oddalonemu DTE, że jest zdolne do przyjmowania danych.

DTE DTE Dane

Dane 2

3

RxD 2

3

7

8 CTS 8 CTS

7 RFR RFR

RxD

TxD TxD

DTE DTE

RFR=OFF w celu zatrzymania wysyłania danych przez oddalone DTE. Ustawienie RTS w stanie OFF musi nastąpić przed przepełnieniem bufora

wejściowego. Urządzenie musi mieć możliwość odebrania jeszcze przynajmniej 6 znaków.

Urządzenie DTE zdolne do transmitowania danych przez obwód TxD monitoruje z kolei swój obwód CTS. Stan :

CTS=ON oznacza możliwość nadawania danych.

CTS=OFF oznacza konieczność natychmiastowego wstrzymania nadawania. Zwłoka czasowa pomiędzy pojawieniem się stanu OFF a przerwaniem

transmisji dopuszcza wysłanie maksymalnie 4 znaków.

(Standardy implementacyjne jak RS 232 często nie wykorzystują obwodu RFR tylko obwód RTS. Uwzględniając potrzeby bezpośredniej komunikacji DTE-DTE najnowsze rewizje standardu RS 232

pozwalają zastąpić obwód RTS przez RFR, gdy jest wymagane sterowanie przepływem danych. Standard IEEE 1174 używa tego obwodu i wymaga jego implementacji w celu zapewnienia

możliwości sprzętowego sterowania przepływem danych)

Rys.4. Programowe sterowanie przepływem danych.

Programowe sterowanie przepływem danych

Metoda wykorzystuje specjalne znaki XON i XOFF kodu ASCII przesyłane obwodami TxD i RxD używanymi do przesyłania zwykłych danych. XON jest

znakiem sterującym DC1 (11HEX) a XOFF znakiem DC3 (13HEX). Urządzenie DTE odbierające dane przez obwód RxD może wysłać swoim obwodem TxD

znak :

XOFF w celu powstrzymania wysyłania danych przez oddalone DTE. Wysłanie XOFF musi nastąpić przed przepełnieniem swojego bufora wejściowego.

Po wysłaniu znaku XOFF urządzenie musi mieć możliwość odebrania jeszcze przynajmniej 60 znaków (nadawca musi mieć czas zdekodować i

zaakceptować polecenie wstrzymania transmisji, parametr ten można uzależnić od szybkości transmisji i urządzeń współpracujących).

XON w celu wznowienia uprzednio zatrzymanej transmisji.

Urządzenie DTE nadające dane, które odebrało przez obwód RxD polecenie :

XOF zawiesza nadawanie. Po pojawieniu się rozkazu XOF w czasie transmisji ciągu znaków, nadawca może nadać jeszcze maksymalnie 30 znaków.

XON może wznowić zawieszony transfer danych.

Podczas transmisji istnieje możliwość nadawania i odbioru danych w tym samym czasie, wobec czego komunikaty XON/XOFF wysłane są wewnątrz

strumienia zwykłych danych. Z tego powodu sterowanie znakowe może być stosowane tylko w przypadku przekazywania danych tekstowych a nie binarnych

(dla danych binarnych należy wykorzystywać metodę sprzętową RFR/CTS).

DTE DTE

TxD

RxD XOFF

XON Dane

DTE 2

3

RxD 2

TxD 3

Interfejs Komunikacyjny IEE488

IEE-488.2

IEE-488.1

IEC-625 IEE-488 GPIB HP-IB

SH - Inicjator współpracy (ang. Source Handshake)

AH - Akceptor współpracy (ang. Acceptor Handshake)

T - Nadawca (ang. Talker)

L - Odbiorca (ang. Listner)

SR - Żądanie obsługi (ang. Service Request)

DC - Zerowanie urządzenia (ang. Device Clear)

DT - Wyzwalanie urządzenia (ang. Device Trigger)

RL - Zdalny/Lokalny (ang. Remote/Local)

PP - Kontrola równoległa (ang. Parallel Poll)

C - Kontroler (ang. Controller)

Funkcje interfejsu

wszystkie gotowe

bajt informacyjny N

ważny

żaden nie jest gotowy

wszystkie potwierdziły

nieważny

10

1

2

2

5

3

4 6

8

7

9

11

13

DIO

1-8

D

AV

N

RF

D

ND

AC

niektóre potwierdziły

żaden nie potwierdził

bajt informacyjny N+1

14 17

wszystkie

gotowe

niektóre

gotowe

niektóre

gotowe

12 16

15

ważny

wszystkie potwierdziły

18 19 22

23

20

21

23

23

t

t

t

t

Diagram czasowy sygnałów przy wymianie informacji za

pomocą magistrali IEC-625 (konwencja logiczna ujemna)

KLASYFIKACJA KOMUNIKATÓW STANDARDU IEC-625

Komunikaty IEC-625

Zdalne Lokalne

Przesyłane po

magistrali IEC-625

Przesyłane od funkcji interfejsu do funkcji

urządzenia i na odwrót

Wieloliniowe

(grupowe)

Jednoliniowe

(pojedyncze)

Instrukcje

sterujące

Dane

Do funkcji

interfejsu

Z funkcji

interfejsu

STANDARD SCPI

(STANDARD COMMANDS FOR PROGRAMMABLE INSTRUMENTS)

W strukturze systemów kontrolno-pomiarowych "komunikacja" pomiędzy urządzeniami realizowana jest za pośrednictwem komunikatów SCPI.

Historia: Hewlett-Packard –metajęzyk TMSL (Test & Measurement Systems Language)

SCPI jest normą która określa środowisko programowe oraz język do sterowania urządzeniami pomiarowo-kontrolnymi i interpretacji danych. Standard umożliwia ujednolicenie sterowania

urządzeniami pochodzącymi od różnych wytwórców. Stanowi warstwę programową normy IEEE-4888.2 interfejsu systemowego.

urządzenie SCPI m

Interfejsy komunikacyjne

RS-232

RS-485 (422)

IEE-488

Ethernet

Język SCPI Model urządzenia SCPI (podstawowe bloki funkcjonalne)

Budowa rozkazów i reguły syntaktyczne języka SCPI

ATE – Automatic Test Equipment

Rys. Ogólny i prosty schemat komunikacji w systemie ATE zgodny ze standardem SCPI

Model urządzenia SCPI

Port

komunikacyjny

Driver

komunikacyjny

Aplikacja (Program)

Magistrala

komunikacyjna

IEEE488, RS-232, RS485, Ethernet, itp

Kontroler

Interfejs komunikacyjny

Bufor WE/WY

Dekoder rozkazów

Urządzenie

Procesor SCPI (parser)

Sterowanie urządzenia

Odpowiedź

urządzenia

":MEAS:VOLT:DC?"

Komunikat aplikacji Rozkaz SCPI

Odpowiedź "1.573E-3"

Rys. Model urządzenia SCPI.

Podstawowe podsystemy funkcjonalne urządzeń pomiarowych:

ROUTe steruje podłączeniem syganłu wejściowego lub wyjściowego,

INPut – określa własności portów wejściowych przetwornika, spełnia funkcje kondycjonowania sygnału przed jego przetworzeniem w bloku SENSe (tłumienie, wzmacnianie,

filtracja itp.), dopasowuje rodzaj sprzężenia sygnału (DC, AC), konfiguruje pomiarowe obwody wejściowe (impedancja wejściowa, symetryczne, niesymetryczne pływające wejście

itp.),

SENse blok przetwarzania sygnału na dane w reprezentacji wewnętrznej przyrządu, wybór funkcji pomiarowej, metody pomiaru, własności przetwornika (zakres, rozdzielczość),

sposobu akwizycji danych, (SENSe zawiera 22 podsystemów),

CALCulate – podsystem wykonywania operacji obliczeniowych zebranych w podsystemie SENSe lub wykonywanie operacji obliczeniowych przed wygenerowaniem sygnału przez

podsystem SOURce (obliczenia: zmiana jednostek, skali pomiarowej, transformata FOURIERA, obliczenia statystyczne, różniczkowanie, całkowanie, przetwarzanie wektorów i

danych zespolonych, transformacje w domenie czasu i częstotliwości itp.),

TRIGer – realizuje proces wyzwolenia pomiaru sygnału wejściowego lub generacji sygnału wyjściowgo (synchr. działania przyrządu z funkcjami wewnętrznymi przyrządu i/lub

sygnałami zewnętrznymi pochodzącymi z innych przyrządów),

DISPlay – prezentacja informacji pomiarowych graficznie i tekstowo, statusu przyrządu, statusu interfejsów itp., sterowanie terminalem (intensywność, jasność …,

FORMat – konwersja danych, dostosowanie do innych przyrządów

SOURce – podsystem przetwarzania C/A oraz generacji sygnałów analogowych na podstawie dostarczonych danych.

OUTPut – podsystem poleceń sterujących kondycjonowaniem sygnału dostarczonego do portu wyjściowego urządzenia (tłumienie, wzmocnienie, filtracja sygnału, sposób sprzężenia

(AC, DC), offset, dołączania lub odłączania sygnału. MEMory – zapamiętywanie danych,

OUTput – określa własności portów wyjściowych (tłumienie, imedancja, filtracja, sposób sprzężenia, offset, sposób zabezpieczenia wyjścia itp.),

STATus - obsługa systemu raportowania statusu urządzeń SCPI.

SYSTem - podsystem globalnych konfiguracji takich jak czas, data, ochrona pewnych zasobów urządzenia. Pozwala też uzyskiwać informacje o błędach działania urządzenia

gromadzonych w kolejce błędów (zapytanie SYST:ERR?).

Drzewa poleceń SCPI

INPut SENSe CALCulate

Pomiar sygnałów

ROUTe FORMat

TRIGer MEMory

DISPlay

Magistrale danych

SOURce CALCulate OUTput FORMat ROUTe

CALibration DIAGnostic SYSTem

Generacja sygnałów

Magistrale sygnałowe

SCPI grupuje polecenia w 28 podstawowych podsystemach. Polecenia danej grupy sterują zasobami funkcjonalnymi odpowiadającego podsystemu funkcjonalnego urządzenia.

Język SCPI tworzy strukturę hierarchiczną, w której podobne funkcje programujące są zgrupowane pod określonym węzłem. Uogólniony model urządzenia wyszczególnia bloki funkcjonalne

odpowiedzialne za specyficzne funkcje urządzenia, np. SENSe - funkcje pomiarowe, SOURCE - funkcje generacji sygnału, TRIGGER - funkcje wyzwolenia działania, CALIBRATION - funkcje

kalibracji urządzenia itd. Z każdym blokiem jest związane osobne drzewo poleceń programujących. Korzenie tych drzew noszą nazwy odpowiadających im podsystemom urządzenia ( SENSe,

SOURce, TRIGger, CALibration itd.) i pod każdym z nich są zgrupowane polecenia programujące danego podsystemu.

:SENSe:VOLTage:RANGe:AUTO ( automatyczne dobieranie podzakresu przetwornika pomiaru napięcia )

SENSe TRIGer SOURce

VOLTage CURRent

… … … … …

…

SCPI zakłada zgodność urządzeń ze specyfikacją IEEE 488.2. Polecenia wspólne IEEE 488.2 są zatem dodatkowym podzbiorem poleceń urządzeniowych SCPI z tym, że tylko 13 z nich urządzenia zgodne z SCPI muszą obowiązkowo stosować. Są to:

*CLS - Zerowanie systemu statusowego. *ESE <NRf> - Ustawienie maski standardowego rejestru zdarzeń. *ESE? - Zapytanie o maskę standardowego rejestru zdarzeń. *ESR? - Zapytanie o zawartość standardowego rejestru zdarzeń. *IDN? - Zapytanie o dane identyfikacyjne. *OPC - Zgłoszenie wykonania operacji bitem OPC. *OPC? - Zgłoszenie wykonania operacji odpowiedzią '1'. *RST - Zerowanie urządzenia. *SRE <NRf> - Ustawienie maski rejestru statusowego. *SRE? - Zapytanie o maskę rejestru statusowego. *STB? - Zapytanie o zawartość rejestru statusowego. *TST? - Wykonaj testowanie i podaj wynik testowania. *WAI - Czekaj na zakończenie operacji nakładkowych.

Architektura systemów pomiarowych - interfejsy

RT RT

Nadajnik/

odbiornik RX TX

Nadajnik/

odbiornik Rx Tx

Nadajnik/

odbiornik Rx Tx

MIKROPROCESOR

Aplikacja +

protokół

komunikacyjny

Układ

specjalizowany

realizujący

protokół

MIKROPROCESOR

APLIKACJA

Protokół

komunikacyjny

Węzeł A Węzeł B

Węzeł C

SEGMENT SIECI PRZEMYSŁOWEJ

Rys. Struktury węzłów sieci przemysłowych

PROTOKOŁY KOMUNIKACYJNE (wybrane)

CAN (Controller Area Network – BOSCH – ISO 11898)

INTERBUS-S (Phoenix Contact)

LONWORKS

PROFIBUS

A/C

Węzeł

anal. 1

Węzeł

anal. n

4-20 mA 4-20 mA

ARCHITEKTURA MULTIPLEKSEROWA

A/C

Węzeł anal. 1

Węzeł anal. n

4-20 mA 4-20 mA

Węzeł 2

Węzeł n

ARCHITEKTURA MIESZANA

(SIECIOWO-MULTIPLEKSEROWA)

Protokół komunikacyjny

ARCHITEKTURA SIECIOWA

MAC-1060

#1

Isolated

COM GND

TXD+

TXD-

RXD+

RXD-

Isolation

Barrier

PWR

GND

Opto

Coupler

DATA

OUTPUT

DATA

INPUT

HOST

COMPUTER

TXD+

TXD-

RXD+

RXD-

MAC-1060

#2

Isolated

COM GND

TXD+

TXD-

RXD+

RXD-

Isolation

Barrier

PWR

GND

Opto

Coupler

MAC-1060

#8

Isolated

COM GND

TXD+

TXD-

RXD+

RXD-

PWR

GND

Opto

Coupler

Connected

to earth ground

Termination

Resistor RS - 232C

RS - 232C

HOST

RS-485

full duplex

DATA

OUTPUT

DATA

INPUT

HOST

COMPUTER MAC-1060

Isolated

COM GND

TXD+

TXD-

RXD+

RXD-

TXD+

TXD-

RXD+

RXD-

Isolation

Barrier

Connected

to earth ground

Opto

Coupler

PWR

GND

Opto

Coupler

Akwizycja Danych Pomiarowych (ADP) Data Acquisition (DAQ)

Dokumentacje produktów NI:

NI-DAQ for Windows

NI-DAQmx for Linux

NI-DAQmx Base

LabVIEW

LabWindows/CVI

Measurement Studio

ANSI C without NI Application Software

.NET Languages without NI Application Software

Device Documentation and Specifications

Przegląd Systemów ADP (DAQ) Typowy system akwizycji danych pomiarowych:

1. Czujniki i przetworniki podstawowych wielkości fizycznych

2. Blok akcesoriów przyłączeniowych sygnałów pomiarowych

3. Moduły SCXI

4. Obudowa SCXI 5. Okablowanie 6. Urządzenia ADP (kontroler

magistral SCXI) 7. Komputer (mikrokomputer)

SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 107

Urządzenia ADP (DAQ Hardware)

Urządzenia ADP dokonują digitalizacji sygnałów analogowych (kwantowanie

i próbkowanie), konwersji C/A do generacji wyjściowych sygnałów

analogowych, pomiarów, obsługi cyfrowych sygnałów WE/WY sterowania.

DAQ-STC Urządzenia NI wykorzystują kontroler sterowania czasem (STC system timing controller ) do zadań sterowania funkcjami pomiarowymi. AQ-STC zawiera następujące grupy sterujące:

• AI—dwa 24-bit, dwa 16-bit liczniki • AO—trzy 24-bit, jeden 16-bit licznik • Zadania ogólnego przeznaczenia zegar/licznik – dwa 24-bit liczniki

Niezależna konfiguracja każdej grupy liczników z rozdzielczością czasu 50ns lub 10s. DAQ-STC wykorzystuje linie PFI do wprowadzania zewnętrznych sygnałów uzależnień czasowych i wyzwalania lub generuje sygnały zegarowe i wyzwalające dla urządzeń zewnętrznych.

Układy kalibracji Kalibracja jest procesem adjustacji przyrządów i urządzeń w celu zmniejszenia błędów pomiarowych. Bez procesu kalibracji rezultaty pomiarów podlegają dryftowi w funkcji czasu i temperatury.

Internal or Self-Calibration

External Calibration


Kondycjonowanie sygnałów Wiele czujników i przetworników wymaga kondycjonowania sygnałów zanim system

kontrolno-pomiarowy skutecznie i dokładnie dokona pomiaru sygnału. Sygnały obejmują: napięcia i prądy stałe, napięcia i prądy zmienne, częstotliwość, ładunek elektryczny itp. Współpracują z układami pomiarowymi czujników typu: akcelerometry, termopary, termistory, termorezystory, tensometry, układy mostkowe tensometrów, układy LVDT i RVDT.

LVDT (ang. Linear Variable Differential Transformer) Czujnik przemieszczeń liniowych, transformatorowy w układzie różnicowym z przesuwanym rdzeniem. RVDT (ang. Rotary Variable Differential Transformer) Czujnik przemieszczeń kątowych, napięcie wyjściowe AC jest liniowo proporcjonalne do kata obrotu wału (bezszczotkowy)

Sygnał dostarczany na zaciski wejściowe kondycjonera może podlegać przetwarzaniu:

wzmocnienie sygnału,

tłumienie sygnału,

linearyzacja

filtracja sygnału (ograniczanie pasma sygnału),

izolacja elektryczna,

jednoczesne próbkowanie,

multipleksowanie sygnału.

Wiele przetworników wymaga wzbudzenia poprzez doprowadzenie do nich prądów lub

napięć, podłączenia w układzie mostków, procesu linearyzacji charakterystyki statycznej.

W związku z tym systemy pomiarowe, najczęściej oparte na komputerach, zawierają pewną

formę kondycjonowania sygnału bezpośrednio w urządzeniach DAQ w formie dodatków

typu plug-in.

Analog Devices jest liderem w produkcji i opracowywaniu podsystemów wstępnego

przetwarzania sygnałów: podsystemy serii :

o 1B o 3B o 5B * o 6B o 7B


Rys. Moduł 1B21 – konwerter napięcie–prąd z izolacją elektryczną

Rys. Schemat blokowy modułu 5B37 (moduł termoparowy)


Analogowe wejścia AI

Rys. Schemat blokowy obwodów analogowych wejść systemów ADP.

Obwody analogowych wejść

Mux Każde urządzenie z serii E posiad pojedynczy przetwornik analogowo-cyfrowy (ADC).

Multiplekser (MUX) podłącza jeden z kanałów AI do ADC poprzez wzmacniacz

programowany NI-PGIA. MUX daje także możliwość korzystania z trzech różnych

konfiguracji wejściowego terminala analogowego.

Instrumentation Amplifier (NI-PGIA) The NI programmable gain instrumentation amplifier (NI-PGIA) is a measurement and instrument class amplifier that

guarantees minimum settling times at all gains. The NI-PGIA can amplify or attenuate an AI signal to ensure that you

use the maximum resolution of the ADC. E Series devices use the NI-PGIA to deliver full 16- and 12-bit accuracy when

sampling multiple channels at high gains and fast rates. E Series devices can sample channels in any order at the

maximum conversion rate, and you can individually program each channel with a different input polarity and range, as

discussed in the Input Polarity and Range section.

A/D Converter The analog-to-digital converter (ADC) digitizes the AI signal by converting the analog voltage into a digital number.

AI FIFO A large first-in-first-out (FIFO) buffer holds data during A/D conversions to ensure that no data is lost. E Series

devices can handle multiple A/D conversion operations with DMA, interrupts, or programmed I/O.

Analog Trigger Refer to the Analog Input Triggering section for information about the trigger circuitry of E Series devices.

AI Timing Signals Refer to the Analog Input Timing Signals section for information about the analog input timing signals available on E

Series devices.


Polaryzacja sygnałów wejściowych i zakres Konfiguracja złącza analogowego wejścia

To be flexible enough to interface with various signal sources, E Series devices have three different terminal configurations,

also referred to as input modes:

• Non-Referenced Single-Ended (NRSE) input,

• Referenced Single-Ended (RSE) input,

• and differential (DIFF) input.

•

Konfiguracja złącza AI Opis

DIFF

A channel configured in DIFF mode uses two AI lines. One line connects to

the positive input of the device programmable gain instrumentation amplifier

(PGIA), and the other connects to the negative input of the PGIA.

RSE

A channel configured in RSE mode uses one AI line, which connects to the

positive input of the PGIA. The negative input of the PGIA is internally tied

to AI ground (AI GND).

NRSE

A channel configured in NRSE mode uses one AI line, which connects to the

positive input of the PGIA. The negative input of the PGIA connects to the

AI sense (AI SENSE) input.


Input Signal Source Type

Floating Signal Sources

(Not Connect To Building

Ground)

Ground-Referenced Signal

Sources

Examples

• Ungrounded thermocouples

• Signal conditioning with

isolated outputs

• Battery devices

Examples

• Plug-in instruments

with non-isolated outputs

Differential (DIFF)

Single-Ended—

Ground Referenced

(RSE)

NOT RECOMMENDED

Ground-loop losses, Vg, are added to measured signal.

Single-Ended—

Non-Referenced

(NRSE)

Types of Signal Sources When configuring the input channels and making signal connections, first determine whether the signal sources are

floating or ground-referenced.

Floating Signal Sources A floating signal source is not connected to the building ground system, but has an isolated ground-reference point.

Some examples of floating signal sources are outputs of transformers, thermocouples, battery-powered devices,

optical isolators, and isolation amplifiers. An instrument or device that has an isolated output is a floating signal

source. You must connect the ground reference of a floating signal to the AI ground of the device to establish a local

or onboard reference for the signal. Otherwise, the measured input signal varies as the source floats outside the

common-mode input range.

Ground-Referenced Signal Sources A ground-referenced signal source is connected to the building system ground, so it is already connected to a common

ground point with respect to the device, assuming that the computer is plugged into the same power system as the

source. Non-isolated outputs of instruments and devices that plug into the building power system fall into this

category. The difference in ground potential between two instruments connected to the same building power system is

typically between 1 and 100 mV, but the difference can be much higher if power distribution circuits are improperly

connected. If a grounded signal source is incorrectly measured, this difference can appear as measurement error.

Follow the connection instructions for grounded signal sources to eliminate this ground potential difference from the

measured signal.


Differential Connection Considerations A DIFF connection is one in which the AI signal has its own reference signal or signal return path. These connections

are available when the selected channel is configured in DIFF input mode. The input signal is connected to the

positive input of the PGIA, and its reference signal, or return, is connected to the negative input of the PGIA. When

you configure a channel for DIFF input, each signal uses two multiplexer inputs one for the signal and one for its

reference signal.

Therefore, half as many DIFF channel pairs are available compared to individual channels.

Use DIFF input connections for any channel that meets any of the following conditions:

• The input signal is low-level (less than 1 V).

• The leads connecting the signal to the device are greater than 3 m (10 ft.).

• The input signal requires a separate ground-reference point or return signal.

• The signal leads travel through noisy environments. DIFF signal connections reduce noise pickup and increase common-mode noise rejection. DIFF signal connections

also allow input signals to float within the common-mode limits of the PGIA.

Differential Connections for Ground-Referenced Signal Sources

Figure 2-9 shows how to connect a ground-referenced signal source to a channel on the device configured in DIFF

mode.

Figure 2-9. Differential Connections for Ground-Referenced Signal Sources

With this type of connection, the PGIA rejects both the common-mode noise in the signal and the ground potential

difference between the signal source and the device ground, shown as Vcm in this figure.

Common-Mode Signal Rejection Considerations Ground-referenced signal sources with differential connections to the device are referenced to some ground point with

respect to the device. In this case, the PGIA can reject any voltage caused by ground potential differences between the

signal source and the device. In addition, with DIFF input connections, the PGIA can reject common-mode noise

pickup in the leads connecting the signal sources to the device. The PGIA can reject common-mode signals as long as

AI + and AI – (input signals) are both within ±11 V of AI GND.

Differential Connections for Non-Referenced or Floating Signal Sources Figure 2-10 shows how to connect a floating signal source to a channel configured in DIFF mode.


Figure 2-10. Connecting a Floating Signal Source to a DIFF Mode Channel

The previous figure shows two bias resistors connected in parallel with the signal leads of a floating signal source. If

you do not use the resistors and the source is truly floating, the source is not likely to remain within the common-

mode signal range of the PGIA. The PGIA then saturates, causing erroneous readings.

You must reference the source to AI GND. The easiest way to make this reference is to connect the positive side of

the signal to the positive input of the PGIA and connect the negative side of the signal to AI GND as well as to the

negative input of the PGIA, without using resistors. This connection works well for DC-coupled sources with low

source impedance (less than 100 ).

However, for larger source impedances, this connection leaves the DIFF signal path significantly off balance. Noise

that couples electrostatically onto the positive line does not couple onto the negative line because it is connected to

ground. Hence, this noise appears as a DIFF-mode signal instead of a common-mode signal, and the PGIA does not

reject it. In this case, instead of directly connecting the negative line to AI GND, connect the negative line to AI GND

through a resistor that is about 100 times the equivalent source impedance. The resistor puts the signal path nearly in

balance, so that about the same amount of noise couples onto both connections, yielding better rejection of

electrostatically coupled noise. This configuration does not load down the source (other than the very high input

impedance of the PGIA).

You can fully balance the signal path by connecting another resistor of the same value between the positive input and

AI GND, as shown in this figure. This fully balanced configuration offers slightly better noise rejection but has the

disadvantage of loading the source down with the series combination (sum) of the two resistors. If, for example, the

source impedance is 2 kand each of the two resistors is 100 k, the resistors load down the source with 200 kand

produce a –1% gain error.

Both inputs of the PGIA require a DC path to ground in order for the PGIA to work. If the source is AC coupled

(capacitively coupled), the PGIA needs a resistor between the positive input and AI GND. If the source has low-

impedance, choose a resistor that is large enough not to significantly load the source but small enough not to produce

significant input offset voltage as a result of input bias current (typically 100 kto 1 M). In this case, connect the

negative input directly to AI GND. If the source has high output impedance, balance the signal path as previously

described using the same value resistor on both the positive and negative inputs; be aware that there is some gain error

from loading down the source

Single-Ended Connection Considerations A single-ended connection is one in which the device AI signal is referenced to a ground that it can share with other

input signals. The input signal connects to the positive input of the PGIA, and the ground connects to the negative

input of the PGIA.

When every channel is configured for single-ended input, up to 64 AI channels are available.

You can use single-ended input connections for any input signal that meets the following conditions:

• The input signal is high-level (greater than 1 V).

• The leads connecting the signal to the device are less than 10 ft. (3 m).

• The input signal can share a common reference point with other signals. DIFF input connections are recommended for greater signal integrity for any input signal that does not meet the

preceding conditions.


Using the DAQ Assistant, you can configure the channels for RSE or NRSE input modes. RSE mode is used for

floating signal sources; in this case, the device provides the reference ground point for the external signal. NRSE input

mode is used for ground-referenced signal sources; in this case, the external signal supplies its own reference ground

point and the device should not supply one. Refer to the DAQ Assistant Help for more information about the DAQ

Assistant.

In the single-ended modes, more electrostatic and magnetic noise couples into the signal connections than in DIFF

configurations. The coupling is the result of differences in the signal path. Magnetic coupling is proportional to the

area between the two signal conductors. Electrical coupling is a function of how much the electric field differs

between the two conductors. With this type of connection, the PGIA rejects both the common-mode noise in the

signal and the ground potential difference between the signal source and the device ground, shown as Vcm in Figure 2-

11.

Common-Mode Signal Rejection Considerations Ground-referenced signal sources with single-ended connections to a device are referenced to some ground point with

respect to the device. In this case, the PGIA can reject any voltage caused by ground potential differences between the

signal source and the device.

Single-Ended Connections for Floating Signal Sources (RSE Configuration) Figure 2-11 shows how to connect a floating signal source to a channel configured for RSE mode.

Figure 2-11. Single-Ended Connections for Floating Signal Sources (RSE Configuration)

Single-Ended Connections for Grounded Signal Sources (NRSE Configuration)

To measure a grounded signal source with a single-ended configuration, you must configure your device in the NRSE

input configuration. Connect the signal to the positive input of the PGIA, and connect the signal local ground

reference to the negative input of the PGIA. The ground point of the signal, therefore, connects to the AI SENSE pin,

as shown in Figure 2-12. Any potential difference between the device ground and the signal ground appears as a

common-mode signal at both the positive and negative inputs of the PGIA, and this difference is rejected by the

amplifier. If the input circuitry of a device were referenced to ground, as it is in the RSE input configuration, this

difference in ground potentials would appear as an error in the measured voltage.


Figure 2-12. Single-Ended Connections for Grounded Signal Sources (NRSE Configuration)

Field Wiring Considerations Environmental noise can seriously affect the measurement accuracy of the device if you do not take proper care when

running signal wires between signal sources and the device. The following recommendations apply mainly to AI

signal routing to the device, although they also apply to signal routing in general.

Minimize noise pickup and maximize measurement accuracy by taking the following precautions:

• Use DIFF AI connections to reject common-mode noise.

• Use individually shielded, twisted-pair wires to connect AI signals to the device. With this

type of wire, the signals attached to the positive and negative input channels are twisted

together and then covered with a shield. You then connect this shield only at one point to

the signal source ground. This kind of connection is required for signals traveling through

areas with large magnetic fields or high electromagnetic interference.

Refer to the NI Developer Zone document, Field Wiring and Noise

Considerations for Analog Signals, for more information.

Configuring AI Modes in Software You can program channels on an E Series device to acquire in different modes, but once a channel mode is specified,

it cannot be reused for another mode. For example, to configure AI 0 for DIFF mode and AI 1 for RSE mode,

configure AI 0 and AI 8 in DIFF mode and AI 1 and AI GND in RSE mode. In this configuration, AI 8 is not used in

a single-ended configuration

Traditional NI-DAQ (Legacy)

NI-DAQmx


Analog Input Timing Signals

E Series devices use the ai/SampleClock and ai/ConvertClock signals to perform interval sampling. As Figure 2-16

shows, ai/SampleClock controls the sample period, which is determined by the following equation:

1/sample period = sample rate

Figure 2-16. Interval Sample

The ai/ConvertClock signal controls the convert period, which is determined by the following equation:

1/convert period = convert rate

NI-DAQmx chooses the default convert rate to allow for the maximum settling time between conversions. Typically,

this rate is the sampling rate for the task multiplied by the number of channels in the task.

Figure 2-17. Typical Posttrigger Acquisition


Literatura do interfejsów:

1. W. Mielczarek; Szeregowe Interfejsy Cyfrowe ; Helion, 1993

2. W. Mielczarek; Urządzenia Pomiarowe i Systemy Kompatybilne ze Standardem SCPI; Helion, 1999.

3. W. Mielczarek; Komputerowe Systemy Pomiarowe; Standardy IEEE488.2 i SCPI; Wydawnictwo

Politechniki Śląskiej, Gliwice 2002.

4. W. Nowakowski; Systemy Interfejsu w Miernictwie ; WKiŁ, Warszawa 1987.

5. D. Świsulski; Laboratorium z Systemów Pomiarowych ; Wydawnictwo Politechniki Gdańskiej, 1998.

6. W. Tłaczała; Środowisko Labview w Eksperymencie Wspomaganym Komputerowo ; WNT, 2002.

W. Winiecki; Organizacja Komputerowych Systemów Pomiarowych; Oficyna Wydawnicza

Politechniki Warszawskiej, 1997.

7. W.Winiecki, J.Nowak, S.Stanik; Graficzne Zintegrowane Środowiska Programowe do Projektowania

Komputerowych Systemów Pomiarowo-Kontrolnych ; MIKOM, 2001.

e-mail: [email protected] www: μP S P W ystemy...

Documents

Transcript of e-mail: [email protected] www: μP S P W ystemy...