Diodo MOSFET

Diodo MOSFET

Dr = 1gm

V D

I D

1/rD m= g

I D

V D = VGS

V T V T+ VOV

Pequeña señal

Dr

Entrada: Corriente,ID Salida: Tensión,VGS

Espejo de Corriente

1si L = L = L2

Iλ 2

1

1A Ii

VV OV

1I 1 2I

M1 M2

2Isalidaentrada

W2

1

W

λ

2I =W 2 /L 2

W 1 /L 1

I 1 i

iA =

= A I 1

iA I

O

V O

+

−

2I ds2or = r =

M2ohm.

V OV +V T

M2 en saturación

Espejo CASCODO

V OV

V O

V +2VT OV

I 1 2I

salidaentrada2I

M2

M3

M1

M4 M2,M4ohm.

M2, M4

en Saturación

en SaturaciónM2

M4 en Ohmica,

ro ≈ gm4rds4rds2 ≈ gmr2ds

Espejo CASCODO de baja tensión

V OV

V O

I 1 2I

salidaentrada2I

M2

M3

M1

M4 M2,M4ohm.

V C

2VOV

ohm.M4sat.M2

en SaturaciónM2, M4

C TV = V + 2VOV

- Mayor rango de salida (+VT ) - Peorro

Amplificador INVERSOR

vo

v i

V GS2

vo

v i

GS1V

r ds1

v ivo

CLr ds2

M1

M1

I D

M2

Vdd

C

C gm1v igs1

gd1

Baja frecuenciaZi → ∞

ro = rds1|| rds2 =1

ID(λ1+λ2)

AV =−gm1ro

Amplificador INVERSORRespuesta en frecuencia

H(s) =vo

vi=

roCgd1s−gm1ro

1+ ro(CL+Cgd1)s

Polo : s ≈ −1roCL

Cero : s = +gm1Cgd1

ω p ω zlog(ω )

ϕ

−360º

−270º

−180º

GBW

margende fase

dB(Av)

Diagrama de Bode

CeroPolo

Lugar de las raíces

Ci =Cgs1+(1−AV )Cgd1 (e f ecto Miller) GBW = |Av||ωp|=gm

CL

Amplificador CASCODO

v i

vo

v i

vo

v

g

i−g rm2vs2 ds2

o

iom1v i rds1

s2

M1

I D

CVM2

Baja frecuenciaro ≈ gm2 rds2 rds1 ro muy grande -> fuente de corriente

AV ≈−gm1ro =−gm1gm2 rds1 rds2 ganancia grande(

∼ 104)

Amplificador CASCODO

vo

v i

vo

v i

CNV

vd1

M1

M2

gd1C

Cgs1M1

M2

M4

M3

CNV

V CP

V BP

I D

Vdd

Amplificador de alta ganancia Efecto Miller

Efecto Miller reducido:

AV1 =vd1vi

=−gm1ri2 =−gm1gm2

≈−1

Cin =Cgs1+(1−AV1)Cgd1 =Cgs1+2Cgd1 ≈Cgs1

Amplificador CASCODO PLEGADO

v i

vo

M1

V CPM2

Vdd

I D2

I D2+I D1

ID2 6= ID1 , se puede hacergm2 > gm1

Mayor consumo de corriente

Mejor polarización (VDS1 grande). Mayor rango de salida

PAR DIFERENCIAL bipolar

I 1 I 2

I 2 I 1

V B1 −VB2

Q2

I

V V

EE

B1

EEVB2Q1

−100mV +100mV

2%IEE

EEI

I1 = IS exp(

VB1−VEEVT

)

I2 = IS exp(

VB2−VEEVT

)

IEE = I1+ I2

VDIF =VB1−VB2

→

I1 =IEE

1+exp(VDIF/VT )

I2 = IEEexp(VDIF/VT )

1+exp(VDIF/VT )

I1− I2 = IEE tanh(

VDIF2VT

)

PAR DIFERENCIAL con FETs

1I 2I

V G2G1V

1I2I

2 Vov− 2 Vov

+

I

SSV

SS

G2−VG1V

SSI

I1 =β2 (VG1−VSS−VTH)2

I2 =β2 (VG2−VSS−VTH)2

ISS = I1+ I2

VDIF =VG1−VG2

→

I1 =ISS2

(

VDIF2Vov

+

√

1−(

VDIF2Vov

)2)2

I2 =ISS2

(

−VDIF2Vov

+

√

1−(

VDIF2Vov

)2)2

I1− I2 = ISSVDIFVov

√

1−(

VDIF2Vov

)2

Vov : Tensión de overdrive cuandoVG1 =VG2 , I1 = I2 : VOV =√

ISS/β

Par Diferencial. Transconductor. Distorsión

−28 dB

0.125 Vov

0.25 Vov

0.5 Vov

0.75 Vov −34 dB

−67 dB

−54 dB

−41 dB

THDAmp

1 Vov

VDIF = Amp sen(ωt)

2 Vov+

I −I 21

2 Vov−

VDIF

−I SS

Vdd

I SS

V I−I+V

2II 1

1I −I2

Espejo decorriente

M1 M2

M3 M4 SSI

Amplificador Diferencial

V I−I+V

Vdd

2II 1

1I −I2

Espejo decorriente

M1 M2

M3 M4

M5 I SSV BN

V O

Circuito equivalente Circuito equivalentepara modo comúnpara modo diferencial

v

M3

M1

2 r

vo

cmv M1

ds4r || r

vo

dif

ds2

ds5

AV,DIF = gm1(rds4|| rds2) (∼ 102)

AV,CM ≈−1/gm32rds5

= −12gm3rds5

(∼ 10−2)

CMRR =AV,DIF

AV,CM(∼ 104)

Amplificador Diferencial

Rangos de entrada y de salida (todos los transistores en saturación)

V CMI

V DIF

V CMI −VTN

|V |TP

OV+|V |

|V |TP

OV+|V |

V I−I+V

Vdd

M1 M2

M3 M4

M5V BN

V O

V TN

Vss

Vdd

modo común

V TN

Rango de

entrada en

OVVdd

Vss

M2 ohm.

M1 ohm. M4 ohm.

M5 ohm.M1 corte

V OV

salidaRango de

+2VOV

Amplificador Operacional OTA-Miller

VV M1 M2

M3 M4

M5

M6

M7

Vdd

Vss

V BN

C

Segunda etapaPrimera etapa

C

− Dos etapas: Amplificador diferencial + inversor

− Condensador de compensación

− Mejora la estabilidad (Margen de fase)

− Su valor se ve multiplicado por el efecto Miller

CC

− Reduce el ancho de banda

CL

V O

I+I−

− Resistencia de salida alta => sólo cargas capacitivas


VV M1 M2

M3 M4

M5

M6

M7

Vdd

Vss

V BN

CC

CL

V O

I+I−

Ganancia 1ª etapa:AV1 = gm1(rds2|| rds4)

Ganancia 2ª etapa:AV2 = gm6(rds6|| rds7)

AV = gm1gm6(rds2|| rds4)(rds6|| rds7)

Polo dominante.CMiller ≈ AV2CC

ωp1 =1

(rds2|| rds4)AV2CC

ωp1 =gm1

AVCC

Producto Ganancia× Ancho de Banda

GBW = AV ωp1 =gm1CC


Segundo polo:ωp2 ≈gm6CL

Cero en semiplano positivo:ωz =gm6CC

Margen de fase:

MF = 90o−arctan(

GBWωp2

)

−arctan(

GBWωz

)

MF = 90o−arctan(

gm1CLgm6CC

)

−arctan(

gm1gm6

)

si CCCL

= 15 y gm1

gm6= 1

10 queda:

MF = 90o−26,6o−5,7o = 57,7o

log(ω )0 dB

ω

ω ω z

p1

p2

0º

−90º

−180º

−270º

de FaseMargen

dB(Av)

GBW


➯ Cero en semiplano positivo, ωz

✔ Nos obliga a mantenergm6 ≫ gm1 para obtener un margen de fase aceptable

✔ Esto puede no ser deseable por otros motivos (ruido)

➯ Solución:ResistenciaenserieconCC

M6

R CCZ

M7

1ª etapa

ωz =−1

CC

(

RZ−1

gm6

)

si RZ = 1gm6

entonces el cero desaparece:ωz → ∞


➯ Slew Ratelimitado

✔ Tensión de entrada diferencial grande:M1 o M2 en corte

✔ Rampas de tensión en la salida

CC

CL

V O

CC

V O

CCV O

CL

Vdd

M6en corte

6I I 5

integrador

Rampa de bajada Rampa de subida

M6

Vdd

en corteM4

I 5

M2en óhmica

en óhmicaM4

M2en corte

SRDN = dVodt =

I6CL+CC

SRUP = dVodt =

I5CC

Diseño de un A. O. OTA-Miller

➯ Especificaciones de partida

Capacidad de carga máxima,CL Slew RatemínimoProductoGBW mínimo Ganancia en DC,AV , mínima

1. Elegimosgm6 = 10gm1 y CC = 0,2CL para tener un buen margen de fase.

2. gm1 = GBW CC , gm6 = 10gm1

3. Elegimos una tensión de overdrive,VOV , y obtenemos las corrientesI5 e I6 : ID = gmVOV/2

4. Obtenemos otras corrientes a partir del Slew Rate:I5 = SRUPCC , I6 = SRDN(CL+CC)

5. Hemos de elegir lascorrientes más grandespara cubrir simultaneamente las especificaciones de GBW ySR

6. De las corrientes yVOV obtenemosW/L para todos los transistores

7. Probamos con distintos valores deL hasta obtener una ganancia en DC,AV , suficientemente grande

A. O. OTA-Miller. RUIDO- Sóloruido térmico(ruido blanco)

- Consideramos quetodo el ruidose genera en laprimera etapa

M5

M1 M2

M3 M4

i

ii

i

n3 n4

no

n2in1

i2n1 = i2n2 = 4KT γNgm1 , i2n3 = i2n4 = 4KT γPgm3

El ruido del transistorM5 está enmodo cumúny se cancela en la salida. Queda:

i2no = i2n1+ i2n2+ i2n3+ i2n4 = 4KT (2gm1γN +2gm3γP)

Si VOV1 =VOV3, entoncesgm1 = gm3. El ruido equivalente en la entradaes:

v2nieq =

i2nog2

m1=

8KT (γN+γP)gm1

A. O. OTA-Miller. RUIDO

➯ Para reducir el ruido equivalente en la entrada es necesarioquegm1 sea grande

➯ Perogm1 ≪ gm6 por cuestión de estabilidad (margen de fase). Esto implica quegm6 ha de ser muy grande,

lo que supone un ancho de banda excesivo y un gran consumo de potencia

✔ Compensando el cerodel semiplano positivo yaumentandoCC/CL se puede hacergm1 grande sin

comprometer la estabilidad

➯ Para reducir elruido flickerel área de puertade los transistores de la primera etapa debe ser grande. Pero

en esta etapa las corrientes son pequeñas y no se necesitan transistores grandes.

✔ En la primera etapa se puede usar unalongitud de canal,L, mayorque en la segunda. Esto además

aumenta la ganancia en DC

A. O. Cascodo Plegado

I /2B I /2B

I B

I /2B I /2B

I B

I B

M1

M5

M7

M9

M8

M10 M11

M2

M3

V

V

CN

V

i+V V i−

BN

V

CP

BPV

Vdd

Vss

CL

O

M6

M4

➯ Una sóla etapa

➯ Establepara cualquier valor deCL

✔ No necesita condensador de compensación

➯ Gran rango de entradaen modo común

✔ IncluyeVSS

➯ Bajo ruido (gm1 grande)

➯ Zo muy alta =>sólo cargas capacitivas

➯ Mayor consumode corriente

➯ Menor rango de salida. (problema siVdd pequeña)


M1

M5

M7

M9

M8

M10 M11

M2

M3

V

V

CN

i+V V i−

BN

V

CP

BPV

Vdd

Vss

M6

M4

V O

Vdd

Vss

|V |TP

V

M1, M4 ohm.

Rango de

salida

2VOV

2VOV

M5. M7 ohm.

M9, M11 ohm.

OVmodo común

entrada en

Rango de

M3 ohm.

M1 corte

+2V|V |TP

OV


I /2B I /2B

I B

I /2B I /2B

I B

I B

M1

M5

M7

M9

M8

M10 M11

M2

M3

V

V

CN

V

i+V V i−

BN

V

CP

BPV

Vdd

Vss

CL

O

M6

M4

Parámetros del A. O.

ro ≈ [(rds2|| rds5)gm7 rds7] ||(rds11gm9 rds9)

AV = gm1ro

GBW = gm1CL

SR = IBCL

Polarización del Cascodo Plegado

I ref I ref

I refI ref I ref

I ref

Vdd

Vss

V

V

W/4L W/L

V

V

W/4L W/L

BN

CN

Vdd

Vss

BP

CP

VBP =V dd−|VTP|− |VOV | VBN =V ss+VTN +VOV

VCP =Vdd −|VTP|−2|VOV | VCN =Vss+VT N +2VOV

A. O. totalmente diferenciales

- Los bloquesdigitalesgeneranpulsos de corrienteen la alimentación

- La impedanciade loshilos de conexiónconvierte los pulsos enruidoen las alimentaciones internas del chip

Vdd

Vss

Vdd

Vss

Analog. Digital

Chip

Hilos deconexión alchip

RL

Vin

Vo

parásitascapacidades

Vdd

Vss

Vo

Idd

Iss

Vin

Vdd

Vss

- El ruido en Vss se suma a las señales de entrada

- El ruido (Vdd-Vss) se puede colar si los bloques analógicostienen unPSRRmalo

- Para lasseñales diferencialesel ruidode la alimentación está enmodo comúny se rechaza


- Salida diferencial

(VO+−VO−) = AV (VI+−VI−)VO++VO−

2=VOCM = cte ≈

V dd2

V

V V o−

V o+i−

i+

A. O. totalmente diferencial Integrador totalmente diferencial

- Problema:mantener constanteVOCM para tener un buen CMRR y rango de salida


V i+

V i−

V o−

V o+

Vdd/2

Amplificadorde error

V OCMcmfb

A. O. Núcleo del Circuito de control del modo común

Red de

Promediado

- Red de promediado: CalculaVOCM a partir deVO+ y VO−

- Amplificador de error: Actúa sobre el núcleo para corregir las diferencias entreVOCM y V dd/2


Redes de promediado

V o− V o+

V OCM

V o− V o+

V OCM

R R

V o− V o+

V OCM

R R

Vdd

Vss

V OCM

Vbias

Vdd/2

C Cφ1

φ2 φ2 φ2

φ1 φ1

− Carga sólo capacitiva

− Necesita una señal de reloj

− Lineal

− Rango de salida amplio

− Desplazamiento de DC controlado

− Desplazamiento de DC en

− No muy lineal

− Carga mínima

− Reducción de ganancia

− Supone carga resistiva

− Rango de salida amplio

− Lineal

C C

− Rango de entrada limitado


OTA MIller

V OCM

VV

Vi+V

+Vdd

−Vss

V BP

CC CC

cmfb M8 M13 M14

M10 M11

M12M5M7

M6 M3 M4

M2M1o+ o−

i−

M9

NUCLEO A. O. CONTROL del MODO COMUN

R

R

Promediado

- R > rds , de lo contrario hay una disminución importante de ganancia

- Amp. de error conpoca ganancia(estabilidad modo común)


Estabilidad del modo común

RV OCMR

C

C

o+

o−V

VR/2

M4 M8

M10

1/gm13cmfb

cmfb

gs10C

CC

Circuito equivalente del modo común en lazo abierto Red de promediado más estable

- R/2 y Cgs10 introducen un polo que compromete la estabilidad (ωp =2

RCgs10)

- Unoscondensadores en paralelocon las resistenciascompensan el polocon un cero

A. O. totalmente diferencialesCascodo plegado

V o+

V o−

M9

M8

M11BPV

M5

M7

M10

M4

φ2

φ2

φ2

φ1

φ1

φ1

C

C

C

C

+Vdd

−Vss

M3

CPV

BNV

CN

M1 M2i+V V i−

V

M6

Control del modo común

Núcleo A. O.

cmfb

- No se necesita amplificador de error (entradacmfb inversora)

- Realimentación del modo comúnestable

Transconductores

o−I I o+

V i+ V i−

V DIF

Gm R = 0

Rango de entrada

V i−

o−I

I o+

V i+

V Vi+ i−

I o− o+I

cmfb

Vdd

Vss

Vdd

Vss

cmfb

RR

o−I I o+

cmfb

Vss

Vdd

V V i−i+

2R

MOSFET en lugar de resistenciaMayor rango de entradaTransconductor simple

M2M1 M1 M2

Gm = R + 1

gm1

1cmfbGm

en modo común

- Las resistencias de fuentemejoran la linealidady el rango dinámicoa costa de reducirGm

Transconductores. Ejemplos de circuitos

Gm1

Gm Vi VoGm

control del

modo comúncontrol del modo común

Gm1

Gm2

AutoinducciónIntegradorResistencia

L = Gm1 Gm2

C

H(s) =C sGm

C C

C C

Transconductores. Ejemplo: Filtro Biquad

control delmodo comúnmodo común

control del

Vo

C2C1 C1 C2

Gm2

Gm3

Gm4

integrador integrador con pérdidas

realimentación

resistencia

Vi Gm1

H(s) =K

s2

ω2o+ 1

Qs

ω0+1

K =Gm1Gm3

ω0 =

√

Gm2Gm3C1C2

Q =

√

C2C1

Gm2Gm3

G2m4

Transconductores. Comentarios

➯ Circuitossimples sin realimentación

✔ Anchos de banda grandes

✔ Distorsión

➯ Rango dinámico pequeño(no muy problemático paraV dd pequeña)

➯ Necesitansintoníapara compensar las variaciones del proceso de fabricación.

✔ Gm depende de lacorriente de polarizacióndel transconductor

Interruptores analógicos

El transistor MOSFET como interruptor

onr =vs

si= 1

gon

onr =vs

si= 1

gon

CLK

sv

V S

i

n 0

Vdd

OFF

r

8

r onON

CLK estadoong r on

Vdd0

V THN

en cortetransistor

transistoren óhmica

V S

0

Vdd

rCLK estadoong r on

Vdd0

i

p

CLK

ON

OFF

r on

8

THPV

en cortetransistor

en óhmicatransistor

V S

V S

vs

s

s

WL

WL

g = Kpon

g = Kpon

S(Vdd−V −V )

THPS(V −|V |)

THN

- No conducen paraVS grandes (canal N) o pequeñas (canal P)


El interruptor CMOS

ong = g + gonN onP

onr = gon

1

si

n

V S

p

CLK

vs

CLK

ong r on

Vdd0V S

THPV THNV

r max

rCLK estadoCLK

0

Vdd 0

Vdd

r on

8OFF

ON

- Conducción para todas las señales entre 0 yVdd

- Resistencia dependiente deVS. Distorsión


- Los interruptores CMOS no son siempre necesarios

nodo nodo

nEN

o nodos de tensión bajaConexión a tierra (Vss)

Vss Vss nodo nodo

EN

Vdd Vdd

Conexión a alimentación (Vdd) o nodos de tensión alta

p

Conexión entre nodos flotantes

n

p

nodo2nodo1 nodo1 nodo2

EN

ENsólo MOSFET−N sólo MOSFET−P Interruptor CMOS

Interruptores analógicos. Distorsión

- La resistencia del interruptor depende de la tensión y estopuede producir distorsión.

- Ejemplos de circuitos con interruptores (PGAs)

Vi R1 R2

R3

R4

S1

S2

S3

Vo

S1 S2

R4R3R2R1Vi

Vo

S3

Vi R1

Vo

R2

R3

R4

S1

S2

S3

− Las resistencias de los interruptores

− Uno de los lados de los interruptores

se suman a las de realimentación

− Error en la ganancia

tiene una tensión constante =>

− Error en la ganancia

− Ningún lado del interruptor

¡MUY MAL!MALBIEN

− No circula corriente por los interruptores

− DISTORSIÓN

− Sin error de ganancia

− Lineal

r = cte (lineal)on

ona tensión contante => r variable

Interruptores analógicos. Inyección de carga

- Interruptor en serie con un condensador (circuitos SC: capacidades conmutadas)

CLK

V S CL

ox

S DGV = Vdd

S D

~Q/2~Q/2

V :G

Q = C ·W·L·(Vdd −V −V )TH S

Error en el voltaje deCL : ∆VC ≈ 12

CoxW ·LCL

(V dd −VTH −VS)

El error depende deVS => Distorsión

Interruptores analógicos. Inyección de cargaRecomendaciones para reducir el efecto de la inyección de carga:

➯ Usar transistores conL mínima

✔ El transistor nunca opera en saturación y su valor deλ no importa

➯ Aumentarel valor deCL

✔ Implica mayor área de chip y mayor consumo de potencia

➯ Usarseñales diferenciales

✔ ∆VC puede ser una señal en modo común

➯ Añadir uninterruptor Dummycon el reloj complementado para absorber la carga inyectada

CLK

V S CL

CLK

W/L (W/2)/L

Dummy

Comparadores

ComparadoresAsíncronos

➯ No tienen señal de reloj

➯ Amplificador Operacional en lazo abiertosin condensador de compensación

➯ Retardos de propagación relativamente grandes

ComparadoresRegenerativos

➯ Síncronos: tienen unaseñal de reloj

➯ Latch:Realimentación positiva. Ganancia en DC infinita

➯ Muy rápidos

Comparadores regenerativos

V

V

V

V Y

i+

i−

φ2φ1

φ2

φ1

XV

V Y

X

Track

φ2

φ1

instante demuestreo

XY0V

válidodato

Vdd

Vss

nodo Y

nodo X

Esquema simplificado Regen.

T REG

- Dos fases:Trackingy Regeneración

- Durante la fase detrackinglas capacidades parásitas de los nodos X e Y se cargan hasta alcanzar las tensiones

de la entrada

- Durante laregeneraciónel circuito es unlatchcon una fuerterealimentación positiva. La tensiónVX −VY se

amplifica exponencialmente

- Al final de la fase de regeneraciónVX y VY tienentensiones digitales(Vdd o Vss)


Suponiendo que los inversores del latch tienen un único polo: H(s) = −AV1+s/ωp

VY + sωp

VY =−AVVX → 1ωp

dVYdt +VY =−AVVX

Para el otro inversor tenemos

1ωp

dVXdt +VX =−AVVY

Restando las dos ecuaciones diferenciales obtenemos

1ωp

dVXYdt = (AV −1)VXY

dondeVXY =VX −VY . La solución de esta ecuación diferencial es una exponencial:

VXY =VXY0exp[

(AV −1)ωpt]

≈VXY0exp[GBW · t]


METAESTABILIDAD

- El latch no termina de amplificar la tensión inicialVXY0 hastaV dd si:

VXY0 ≤Vdd exp(−GBW TREG)

cuando esto sucede tenemos un fallo por metaestabilidad

- Suponiendo−VIMAX <VXY0 < +VIMAX y una densidad de probabilidad uniforme paraVXY0, podemos esti-

mar el tiempo medio entre fallos:

MTBF =exp(GBW TREG)

V ddVIMAX

fCLK

Ejemplo:GBW = 1GHz , VIMAX =V dd

fCLK (MHz) TREG (ns) MTBF (s)

50 10 3,9 ·1019 (1,2 ·1012 años, 80× edad Universo)100 5 440·103 (5 días)200 2,5 33·10−3 (30 fallos / s)


n

p

p

CLK

CLK

CLK

CLK

Vss

Vdd

V

V

OUT

OUT

i+

i−

n

LATCHPreamp Buffer

- Preamp: Aislamientode la entrada. Ganancia pequeña. Ancho de banda grande

- Buffer: Minimiza la carga capacitivaen el latch

Circuitos de polarización

Referencia de corriente de tensión umbral

DI (V )GS

I I

I

Iref ref

ref

ref

Vss

Vdd

M1

RV

V GS

refI

I

GSV THN+V OV1V THN

,M1

R

Ire f =VT HN +VOV1

R

- Corriente poco dependiente deV dd

- VT H , KP (VOV ) y R tienen variaciones de proceso grandes y dependen de la temperatura


Referencia de corriente de tensión de overdrive

Vdd

ROVV

refI 4 Iref

x 4

V TH+ 2VOVOV+ VTHV

Vss

Ire f =VOV

R

- Corriente independiente deVTH

Circuitos de polarizaciónReferencia de corriente proporcional a la temperatura absoluta (PTAT)

Q1

Q2 = N x Q1

V BE1 − VBE2R

I refI ref

V GS

Vss

Vdd

Ire f =VBE1−VBE2

R =VT ln(N)

R = T KqR ln(N)

VBE1−VBE2 : decenas de mV=> Es necesario unbuen matchingentre transistores

( 200µV de ∆VGS ≡ 1ºC de error paraN = 10)


Referencia de tensión BAND-GAP

Q1

I ref

Vss

Vdd

I

R

PTAT

V BE

V R

Vss

Vdd

I ref

V

I ref

R1 R2Q2 = N x Q1

V ref

ref

∂VBE∂T < 0 , ∂VR

∂T > 0 ;∂Vre f

∂T = ∂VBE∂T + ∂VR

∂T = 0

Vre f =VBE +VT ln(N) R2R1

∂VBE∂T ≈−2000µV/K ; ∂VT

∂T =+86,6µV/K => ln(N) R2R1 ≈ 23=> Vre f ≈ 1,25V


Referencia de tensión BAND-GAP

➯ La tensión de salidano depende del valor absolutode las resistencias, sino de su cociente R2/R1

✔ R2 y R1 deben construirse con elmismo materialpara que tengan un buen matching

➯ La tensión obtenida coincide con elancho del gap del silicioeneV

➯ La primera derivada deVre f (T ) es nula paraT0 => máximo o mínimo local:

Vre f (T )≈Vre f 0+α2(T −T0)2

➯ El buen matchingde los transistores yλ pequeñoson fundamentales

✔ ∆VGS < 1mV => Area de puerta muy grande

✔ Usar espejos de tipo cascodo

Circuitos digitales (en entornos analógicos)

Vdd

Vss

Vsus

In Out

3W/L

W/L

Vdd

B

Out

2W/L

2W/L

3W/L

Vss

OutDigitalAnalogico

Vdd

Vss

Vdd

Vsus Vss

VssdVssa

VddaVddd

Z

Z

Z

Z

I

I

W/L W/L

6W/L

6W/L3W/L

VddNOT

(inversor)NAND (n=2) NOR (n=2)

n n

A

A

B

Vsus

Vss

Vsus

- Transistores conL mínima. Reducción de capacidad parásita

- NAND mejor que NOR (canal N en serie, canal P en paralelo)

- n ≤ 4 . Conectar en cascada para n grandes

- Alimentaciones y tierras separadas. Ruido sólo en Vdd digital

Circuitos digitales

0

1

0

1

Vdd

Vss

Out

A

A B

B

A

B

A

BS

A0

A1

C

Multiplexor 2 a 1 (6 T)

S

S

C

A1

A0p

n

p

n

Out

B

A

Puerta XOR (10 T) Puerta XOR (12 T)

- Los interruptores analógicos también son útiles para la lógica digital

Circuitos digitales

1

0

1

0DQ

CLK

Q

Flip−Flop D maestro−esclavo (18 T)

Vss

Vdd

D Q

CLK

CLK

CLK

CLK

Flip−Flop dinámico (10 T)

- El flip-flop dinámico requiere unafrecuencia de reloj mínima

- Para el flip-flop estático es muy adecuado un reloj defases no solapadas

Circuitos digitales

Generación de reloj de fases no solapadas

S S

S S

φ2

CLK

φ1

φ2

φ1

φ2

φ1

φ1

φ2

todos inactivos

VddInversor lento

Vss

In Out

Diodo MOSFET

Documents

Transcript of Diodo MOSFET