3. Hardware -   ltimo las funciones que antes era necesario situar externamente con

download 3. Hardware -    ltimo las funciones que antes era necesario situar externamente con

of 13

  • date post

    19-Oct-2018
  • Category

    Documents

  • view

    212
  • download

    0

Embed Size (px)

Transcript of 3. Hardware -   ltimo las funciones que antes era necesario situar externamente con

  • Hardware

    25

    3. Hardware

    3.1 Microcontrolador MCF51QE128 de FreeScale

    3.1.1 Definicin de Microcontrolador

    Un microcontrolador (abreviado C, UC o MCU) es un circuito integrado

    programable, capaz de ejecutar las rdenes grabadas en su memoria. Est compuesto de

    varios bloques funcionales, los cuales cumplen una tarea especfica. Un

    microcontrolador incluye en su interior las tres principales unidades funcionales de

    una computadora: unidad central de procesamiento (CPU), memoria y perifricos de

    entrada/salida.

    Se puede decir que es una evolucin del microprocesador, al aadirle a este

    ltimo las funciones que antes era necesario situar externamente con otros circuitos. El

    ejemplo tpico esta en los puertos de entrada/salida y en la memoria RAM, en los

    sistemas con microprocesadores es necesario desarrollar una lgica de control y unos

    circuitos para implementar las funciones anteriores, con un microcontrolador no hace

    falta porque lo lleva todo incorporado, adems en el caso de tener que ampliar el

    sistema ya ofrece recursos que facilitan esto.

    En resumen, un microcontrolador es un circuito integrado independiente, que no

    necesita memoria ni puertos externos pues los lleva en su interior, que facilita la tarea de

    diseo y reduce el espacio, traducindose todo a una aplicacin final ms econmica y

    fiable

    3.1.2 El microcontrolador MCF51QE128

    Una de las mayores ventajas de los microcontroladores Freescale son los bajos

    precios de stos, la alta potencia en operacin y el bajo consumo cuando se opera a

    mxima frecuencia de trabajo, especialmente cuando se lleva la operacin a baja

    velocidad. Para este proyecto hemos elegido el microcontrolador MCF51QE128.

  • Hardware

    26

    Es un microcontrolador con procesador interno (CPU) tipo COLDFIRE V1, y

    perteneciente a la familia FLEXIS, que surge con la innovacin introducida por

    Freescale para permitir una fcil migracin del mundo de los 8 bits al de los 32

    bits. Esto asegura una gran compatibilidad con microcontrolador con ncleo de 8 bits,

    permitiendo migrar con muy pocos cambios en software y hardware.

    Sus caractersticas ms importantes son:

    Ncleo ColdFire V1 de 46 Dhrystone (2.1 MIPS) a 50 MHz.

    Rango de operacin de 1.8-3.6V.

    Hasta 8K bytes SRAM y 32K bytes de flash.

    2 Mdulos Seriales de comunicacin (SCI)

    2 interfaces I2C

    2 Interfaces Seriales Sincrnicas (SPI).

    2 mdulos de interrupciones de teclado (KBI) de ocho canales cada uno.

    Timers de 16 bits: uno de 6 canales y dos de 3 canales

    Conversor A/D de 12 bits de resolucin de 20 canales.

    Figura 4 El microcontrolador MCF51QE128

  • Hardware

    27

    Dos comparadores analgicos.

    Hasta 54 Input / Output (I/O) generales.

    Sistemas Integrados (PLL, software watchdog).

    Internal clock source

    Regulador de tensin con fast start up y regulacin de baja tensin.

    Oscilador de 32 kHz de low power.

    3.1.3 Modos de funcionamiento

    Las mquinas ColdFire V1 tienen la capacidad de trabajar en distintos modos

    de funcionamiento (Ver tabla 2), dentro de los cuales se pueden mencionar:

    Modo de depuracin para desarrollo de cdigo: Manejado directamente por el

    mdulo BDC (Background Debug Controller), el trabajo importante de este

    modo es el de poder analizar las operaciones del microcontrolador durante la

    ejecucin del software del usuario. Por medio de este modo es posible descargar

    el bootloader o la aplicacin del usuario dentro de la memoria FLASH. Este

    modo tambin puede ser usado para borrar y reprogramar la FLASH despus de

    que esta ha sido programada con anterioridad.

    Modo seguro: Mientras que el microcontrolador se encuentre en modo seguro,

    existen restricciones aplicadas a los comandos del depurador.

    Modo RUN: Es el modo normal de operacin y el ms comn, porque es el

    modo en el que el usuario puede ejecutar su cdigo. La mquina reconoce la

    solicitud de entrada al modo cuando el pin BKGD/MS es llevado a alto con el

    flanco de bajada de la seal interna de RESET. Este modo presenta las

    siguientes variaciones:

    o Modo RUN normal: Una vez la CPU ha salido del estado de RESET,

    carga el registro SR (Status Register) y el registro PC (Program Counter)

    con el contenido de las direcciones 0x(00)00_0000 y 0x(00)00_0004 de

    la memoria y ejecuta la primera instruccin apuntada por el PC. Es

    importante saber que la arquitectura ColdFire V1 usa

    direccionamientos por byte en el modo big endian.

  • Hardware

    28

    o Modo RUN en bajo consumo (LPRUN: low Power RUN): En este

    modo el regulador interno se lleva al estado de standby y de esta manera

    ubicar la CPU en modo de bajo consumo. Es importante saber que el

    sistema queda alimentado de manera no regulada y que todos los

    perifricos no usados son privados de la seal de reloj, va los registros

    SCGC1 y SCGC2. Tambin es importante saber que la CPU no puede

    entrar en modo LPRUN cuando el sistema se encuentra en uso del BDM

    (Background Debug Module).

    Tabla 2 Modos de funcionamiento del microprocesador

  • Hardware

    29

    Antes de ingresar al modo LPRUN, las siguientes acciones debern ser

    ejecutadas:

    - El FLL (Frecuency Loop Locked) del mdulo ICS (Internal Clock Source) es

    llevado a un estado de bypass, para la adopcin de un modo de operacin de

    bajo consumo llamado FBELP (FLL Bypassed External Low Power)

    - El bit HGO del registro ICSC2 es aclarado, para configurar un oscilador

    externo de bajo consumo.

    - La frecuencia del bus es menor que 125 kHz.

    - El mdulo conversor anlogo a digital (ADC) deber trabajar en baja potencia

    o ser deshabilitado.

    - El mdulo de deteccin de bajo voltaje deber ser deshabilitado, debido a la

    condicin de standby del regulador interno.

    - No se tiene disponibilidad sobre la programacin o borrado de la FLASH.

    Finalmente, se puede ingresar al modo, llevando un 1 al bit LPR del registro

    SPMSC2 (System Power Management Status and Control 2 Register).

    Para regresar al modo normal de RUN, es necesario aclarar el bit LPR. El bit

    LPRS indicar si el regulador est en modo normal de funcionamiento y la

    mquina podr correr a la mxima velocidad configurada. Si una interrupcin se

    presenta, la mquina podr salir del estado de LPRUN, esto se puede lograr

    poniendo en1 el bit LPWUI del registro SPMSC2 y dentro de la rutina de

    atencin a la interrupcin se podr habilitar la operacin del ICS (Internal Clock

    Source) a mxima velocidad.

    Modos de WAIT: Para entrar en este modo de bajo consumo es necesario

    ejecutar la instruccin STOP, despus de configurar la mquina como se ilustra

    en la Tabla 2.

  • Hardware

    30

    o Modo normal de WAIT: La CPU queda en modo STOP y el consumo

    se reduce significativamente, dado a que el reloj es interrumpido. La

    arquitectura ColdFire V1 no hace diferencia entre elmodo STOP y el

    modo WAIT, ambos son catalogados como modos de STOP, desde la

    perspectiva del ncleo. La diferencia entre ambos modos slo se aprecia

    desde el suministro del reloj a los perifricos del sistema. En modo

    STOP, la mayora de los perifricos son desalimentados de reloj,

    mientras que en modo WAIT el reloj alimenta la mayora de los mdulos.

    Si es necesario que el sistema responda a comandos en el modo BDM,

    ser prioritario poner a 1 el bit ENBDM.

    Al presentarse un evento de interrupcin, estando la mquina en modo

    WAIT, la CPU ejecuta un proceso de excepcin, comenzando con un

    servicio de apilamiento de informacin valiosa y luego conduciendo la

    mquina a un servicio de atencin a la interrupcin.

    o Modo LPWAIT: La diferencia respecto al modo normal de WAIT es

    que el regulador de la CPU sale de regulacin y queda en estado de

    standby. Lo anterior reduce enormemente el consumo de la mquina,

    consumo que puede ser reducido an ms deshabilitando los mdulos

    que no se utilicen. Esta ltima operacin se puede lograr poniendo a cero

    los bits de los mdulos a inactivar en el registro SCGC.

    Las restricciones vistas en el modo LPRUN se aplican al modo LPWAIT.

    Si el bit LPWUI es puesto a 1, cuando la mquina ha ejecutado la

    instruccin STOP, el regulador regresa a su estado de regulacin y el ICS

    puede ser llevado a su mxima velocidad en la entrada a la rutina de

    atencin a la interrupcin, que determin la salida del estado de WAIT.

    Si el bit LPWUI es puesto a 0, cuando la mquina ha ejecutado la

    instruccin STOP, la CPU regresa al modo LPRUN.

    Modos de STOP: Existen tres modos de operacin en STOP, siempre y cuando

    el bit STOPE del registro SOPT1 se encuentre en 1. El bit WAITE del registro

    SOPT1 deber ser aclarado, excepto cuando se desee trabajar en modo WAIT.

  • Hardware

    31

    En el modo STOP3 las fuentes de reloj de la CPU son interrumpidas.

    Los diferentes modos de STOP son seleccionados mediante el bit PPDC del

    registro SPMSC2.

    La mayora de los comandos del modo background (BDM) no son reconocidos

    en los modos de STOP, pero el comando BACKGROUND puede sacar la CPU

    del modo STOP4 y entrar en modo HALT. Quedando la CPU en el modo HALT

    y estando el bit ENBDM en 1, todos los comandos del BDM se podrn

    utilizar.

    o Modo STOP2: La tabla 2 detalla la form