Tecnología µΕµΕµΕµΕ CMOS1. Introducción

Definición del circuito integrado (IC)•Circuito electrónico cuyos componentes y conexiones han sidoconstruidos sobre diferentes áreas de un pedazo (chip) de un material semiconductor

Breve historia de la µΕµΕµΕµΕ•1930’s J. Lillienfedl y O. Heil desarrollan la teoría del FET•1947-48 Brattin, Bardeen y Shockley (laboratorios Bell) fabricanel primer transistor BJT en Ge

•1954 Texas Instruments (TI) desarrollan el primer BJT en Si•1958 J. Killby (TI) desarolla el primer IC (2 BJT, 1 R, varias C)

•1960 Se fabrica el primer MOSFET en tecnología planar•1962 Sach fabrica el primer circuito CMOS•A partir de 1965 se pasa de Ge a Si en la fabricación de Ics•1970 Intel fabrica el primer µP (Intel 4004)

•4-bit CPU•2300 transistores•740 KHz•4 KB de espacio de memoria

•A partir de 1970 se inicia un progresivo avance en la reduccióndel tamaño de los transistores y mayor número por IC. La leyde Moore predice x2 del número de transistores cada 18 meses

Pasos principales fabricación de ICs•A partir de barras de Si se corta en obleas (wafer)•Sobre las obleas se realizan una serie de ataques químicosy físicos, usando unas máscaras

•Las obleas se dividen en dados (die)•Se realiza el test del IC•Cada dado se conecta al exterior por los pads, y se encapsula (chip)

Aumento del grado de integración•La disminución del tamaño de los transistores (Wmin, Lmin) permite aumentar el número de componentes por óblea

•Ventajas:•Disminuye coste•Aumenta la complejidad del circuito•Aumenta el Yield-factor•Permite reducir la VDD y consumo de potencia•Aumenta la velocidad debido a menor Lmin

•Inconvenientes•Procesos de fabricación más complejos (ej: implanteiónico en lugar de difusión...)

•Aumenta el coste de los equipos de fabricación•Aumentan la importancia de efectos parásitos y 2o orden

Tecnología planar•El IC se implementa sobre una de las superficies de la oblea•La función del substrato (generalmente p-substrate):

•soporte físico •elemento electrónico (body de los MOSFET)

•Dependiendo del tipo de substrato•pozo n (n-well)•pozo p (p-well)•pozo gemelo o doble (twin-well, dual-well)

Puerta (Gate)PolySi

Puerta (Gate)PolySi

Puerta (Gate)PolySi

Oxido de puertaSiO2

Oxido de puertaSiO2

Zona activa odifusión n+

Zona activa odifusión n+

Zona activao difusión p+

Zona activa o difusión p+

p-body(p-substrate*)

n-body(n-well*)

*para tecnología CMOS p-substrate, n-well

Capa#1 Metal (Me)Al (o Cu)

Oxido gruesoo de campo

SiO2

Oxido fino o de puerta

SiO2

n-well

n+ n+ p+ p+

p-substrate

n-well

n+ n+ p+ p+

n-substrate

p-well

n+ n+ p+ p+

substrate

p-well

Puerta (Gate)PolySi

Difusión n+

Difusión n+

Metal#1

ContactoMetal1-Difusión

Oxido gruesoo de campo

SiO2

Difusión n+ Difusión n+

Puerta (Gate)PolySi

Metal#1

ContactoMetal1-Difusión

Oxido gruesoo de campo

SiO2

2. Layout

•A partir de programas de diseño de layouts (2D) se construirán las máscaras

•Las máscaras son usadas en los diferentes procesos fotolitográficos

•El número de máscaras depende de la tecnología µΕ usada:•CMOS, Bipolar, BiCMOS...•Capas de Me•Tamaño mínimo del transistor

VDD

In

Out

A A’

np-substrate Field

Oxidep+

n+

In

Out

GND VDD

A A’

1

2

5

3

Tra

nsi

sto

r

Reglas de diseño•Especifican restricciones geométricas en el diseño dellayout, en forma de distancias y áreas mínimas

•Existen tolerancias de los diferentes pasos:•Alineación máscaras•Fotolitografía•Ataques químicos y físicos•Difusiones laterales...

•Las reglas de diseño aseguran el funcionamiento de un elevado yield-factor con tamaños pequeños

•Reglas absolutas (µm). Permiten mayor optimización en los tamaños y distancias de las capas

•Reglas relativas (λ factor de escala). Facilitan la migracióna otras tecnologías. Normalmente λ=Lmin/2

•Las herramientas DRC comprueban las reglas de diseño

3. Latch-up

•El terminal Body (B) de los NMOS y PMOS debe polarizarse respectivamente a las tensiones más negativa (VSS) y positiva (VDD) de alimentación

•La conexión del substrato o pozos se hace con un contactoóhmico p+ p o n+ n

•La estructura forma dos transistores NPN-PNP (SCR o tiristor )Una vez disparado la corriente circula hasta la destruccióndel IC

•Los contactos de polarización del substrato y pozos deben estardistribuidos a lo largo de la superficie entre el pozo y substrato(o entre pozos para twin-well) el latch-up (Anillos de guarda)

n+ n+ p+ p+

p-substrate

n-well

VDD

VDD

VSS

VSS

I

V

I

+

V_

triggerQ1

Q2VB>VSS

VA<VDD

4. Procesos Tecnológicos

•Son los diferentes pasos que se siguen para la construccióndel IC

•Algunos de estos pasos se repiten varias veces sobre la mismaoblea, en función del número de máscaras de la tecnología µΕ

Preparación del cristal•El cilindro (~2m, ~4inch-6ich Ø) de monocristal semiconductor (Si generalmente) se corta en láminas (~250µm-400µm) (obleas)ligeramente dopadas

•Se realiza una primera oxidación para obtener una capa SiO2que protege la contaminación al polvo

Oxidación•Crecimiento de una capa SiO2 en la superficie de la oblea al exponerla a una atmósfera oxidante (~900ºC-1000ºC), consumiendo parte del grosor de la superficie

•Oxidación húmeda: La atmósfera oxidante es vapor de H2O. Seconsigue un crecimiento rápido, pero de baja calidad y pocopreciso. Oxidos gruesos (~10000Å) usados como aislante entrecapas, máscara de difusiones o protección a contaminación, llamados óxido de campo

•Oxidación seca. La atmósfera oxidante es es vapor de O2. Crecimiento muy lento, pero de alta calidad y precisión. Oxidosfinos (~1500Å) usado como el óxido de puerta de los MOS

•En algunas tecnologías CMOS permiten la oxidación local dezonas (LOCOS-LOCal Oxidon Silicon) que permite la integración eficiente de capacidades (εSi3N4~4 εSiO2)

•Depósito de capa Si3N4 sobre la zona de Si que no se deseaoxidar•Una oxidación deja inalteradas las capas protegidas porel Si3N4

Depósito de capas•Depósito de capas de diferentes materiales (polisilicio,Si3N4, SiO2, Al,...) y diferentes grosores (~200Å-20µm)

•El depósito no implica ninguna reacción química•Depósito físico en vapor (PVD). La depósito se produce porcondensación del material en vapor.

•Depósito químico en vapor (CVD). Se produce una reacciónquímica entre gases cerca de la superficie, al reaccionar setransforman en moléculas sólidas que se depositan.

•Epitaxia. Es un tipo de CVD en el que se otro semiconductores depositado lentamente sobre el substrato semiconductor. El depósito crece lentamente en forma de estructura cristalina alineada con el substrato.

•La G de los MOS está hecha de polisilicio (o Poly) depositado. Es una estructura policristalina de Si fuertemente dopado

Fotolitografía•Se deposita una fotoresina sobre toda la superficie dela oblea, en cuya superficie hay una capa de material al que se desea transferir un dibujo

•La iluminación UV de la fotoresina cambia sus característicasquímicas. Se usa la máscara para la iluminación selectiva deáreas de la fotoresina

•Fotoresina positiva: las áreas expuestas al UV son atacadas•Fotoresina negativa: las áreas no expuestas al UV son atacadas•Ataque de la resina polimerizada•Ataque químico para la eliminación del material no protegidopor la resina. Es aquí donde el material es grabado (etching)

•Ataque químico de la resina resitente

Si-substrate

Si-substrate Si-substrate

(a) Silicon base material

(b) After oxidation and depositionof negative photoresist

(c) Stepper exposure

Photoresist

SiO2

UV-light

Patternedoptical mask

Exposed resist

SiO2

Si-substrate

Si-substrate

Si-substrate

SiO2

SiO2

(d) After development and etching of resist,chemical or plasma etch of SiO

2

(e) After etching

(f) Final result after removal of resist

Hardened resist

Hardened resist

Chemical or plasmaetch

Grabado•Borrado selectivo de áreas no deseadas de material•Ataque húmedo o químico: Los líquidos químicos reaccionan selectivamente al material que se desea atacar. El ataque esisotrópo y rápido

•Ataque seco, físico: Bombardeo vertical de iones. Es un ataqueno selectivo y lento, pero anisotrópico y de menor coste

•Es habitual usar una combinación de ambos, ya que el perfilanisotrópico causa problemas con el depósito uniforme de lassiguiente capa

Difusión•Creación de las zonas activas (D,S) n+, p+ de los MOS, así comolos contactos óhmicos de los anillos de guarda, en el substrato

•Se realiza una deposición sólida o vaporosa de fuente con impurezas dopantes, dentro de un horno (~900ºC-1000ºC)

•n: As (arsénico), Sb (antimonio), P (fósforo)•p: Ga (galio), Al (aluminio), B (boro)

•Los átomos dopantes se van difundiendo sobre el substratogradualmente, en función del tiempo y temperatura, dando lugaral perfil deseado

•La difusión continua durante toda la vida del IC, pero a un ritmomuy lento que no afecta en la práctica

Implante iónico•Es un técnica alternativa a la difusión•Las impurezas dopantes se introducen por bombardo sobreel substrato, sin necesidad de elevadas temperaturas

•La profundidad del perfil dopante se controla con la energíade bombardeo, permitiendo un perfil más uniforme, profundoy menor difusión lateral

•Es necesario un recocido de la oblea para reparar el cristaldeteriorado por el bombardeo

5. Proceso tecnológico CMOS

•El número de máscaras depende de la tecnología µΕ•Substrato semiconductor•Número de capas de metal, Poly, ...•Tipo de transistores (BJT, MOSFET-depletion...)•Capas de materiales para implementación eficiente C, R

•El aumento de número de capas incrementa coste•Mayor número de máscaras•Más pasos (deposiciones, fotolitografías)•Mayores tolerancias=>Menor integración

•La tecnología CMOS es la más económica•Pasos básicos:

1. Se parte de una oblea de Si monocristalino, con unacapa de SiO2

2. Primera litografía para delimitar las zonas del p-well3. Difusión para crear p-well. Eliminación SiO2 inicial4. Oxidación seca para crear capa de SiO2 de puerta y

depósito de capa Si3N45. Segunda fotolitografía para eliminar Si3N4 de las zonas

donde de difusiones n+,p+ y puerta de los MOS6. Oxidación LOCOS para crear el SiO2 de campo. Eliminar

el Si3N4 que queda7. Depósito de Poly8. Tercera fotolitografía para eliminar todo el Poly excepto

zonas de puerta de los MOS9. Cuarta fotolitografía para creación difusiones p+. La

fotoresina y el Poly son usados como máscara duranteimplante iónico (autoalineación). Eliminación fotoresinaQuinta fotolitografía para creación difusiones n+. Mismoprocedimiento y máscara, pero con fotoresina negativa

10. Depósito de capa aislante PSG (PhosfoSilicate Glass)11. Sexta fotolitografía para eliminar PSG y SiO2 fino de las

zonas de contacto metal-difusión 12. Depósito Al como primera capa de metal (M1)13. Séptima fotolitografía para eliminar M1 de las zonas

no deseadas•A partir de aquí los pasos 10 a 13 se pueden repetir parair creando más capas de metal (M2,M3....) y contactosentre esta (M1-M2, M2-M3..)•Finalmente se deposita una capa de pasivación para la protección del IC•Se conecta los pads y se encapsula